

第一章 緒論

第一節 研究背景與動機

壹、研究背景

1980 年代後期，由於半導體製作技術的進步，出現了允許使用者自行規劃應用的可程式邏輯元件(Programmable Logic Device, PLD)，PLD 可讓使用者自行組成所需的邏輯功能，包括布林代數或暫存器等功能。使用 PLD 的優點為容易將一個複雜的邏輯電路放置在一顆 IC 元件中，大幅縮小邏輯電路的體積及複雜性、簡化邏輯電路設計的流程、容易偵錯…等。

時代演進，藉由科學技術的提升，電子科技產業需求以及消費者需求更迭迅速，電子科技技術趨於成熟且複雜。PLD 製程技術不斷演進，FPGA/CPLD(Complex Programmable Logic Device/ Field Programmable Gate Array)晶片應運而生，其內含的邏輯閘數(Gate Count)迅速增加至百萬個，一個 FPGA/CPLD 晶片已容許使用者將整個 CPU 或是整個系統建構在其中，再加上具有可重覆規劃(Reprogrammable)的特色，能縮短產品研發至上市的時間(Time to Market)，因此系統晶片(System-on-a-Chip, SoC)設計、嵌入式系統設計(Embedded System Design)產業蓬勃發展。

貳、研究動機

為適應電子化(e 化)熱潮，負責培育相關技術人力的教育界，應配合需求及產業之變動趨勢，及時孕育當時所需之技術人力以投入產業市場，跟上世界脈動的腳步。以下幾點敘述本論文的研究動機。

一、適應現代化科技產業的需求

以教育觀點來看，用舊有的電子技術培育的人才，所學與產業間的技術落差以致無法為產業所用。以 IC 設計為例，現今產業「電子設計自動化」(Electronic Design Automatic, EDA)、「電腦輔助 IC 設計」(Computer Aided IC Design)是當今時勢之所趨，以 EDA 軟體配合功能強大的個人電腦(Personal Computer, PC)，在操作簡易的設計環境及功能模擬環境下，使得理論學習及實際操作結果能迅速得到驗證，學習經驗能立即得到回饋，

並能充分應用有限的教學時數。相較於傳統於麵包板配合傳統邏輯閘 IC 佈線設計，已不符合 IC 設計之迅速、功能完備、低成本、高效率、高應用性之需求。

以就業市場的構面觀之，科技產業就業市場中設計研發人才、生產製造人才需求孔急，由民國 90 年至民國 92 年 5 月的統計分析圖表中可見(如圖 1-1、圖 1-2、表 1-1)，資訊科技業提供的專業人員、工程研發人員等的職缺，與求職人數呈現相當幅度的落差。另外，在 104 銀行一份調查報告「開放大陸地區及外國高科技人才來台之需求調查資訊分析報告」中訪問國內 302 家公司行號結果更指出，「若國內高科技人才目前無法滿足公司行號人力需求，原因在於？」見表 1-2 所示。其中「專業能力不足」、「國內教育體系無法提供適量專業人才」、「專業訓練不足」等選項佔了超過 50%，而這些原因更與教育和訓練有著密切的相關。由以上幾個圖表的分析，培育相關技術人才不僅能解決產業結構需求，更能幫助大專院校學生順利求職。




圖 1-1 民國 90 年 8 月份七大產業就業情報圖

資料來源：104 銀行(<http://www.104.com.tw>)




圖 1-2 民國 90 年 8 月份七大職務部門就業情報圖

資料來源：104 銀行(<http://www.104.com.tw>)

表 1-1 民國 92 年 5 月新竹科學園區短缺員工僱用條件表

資料來源：行政院主計處 九十二年台灣地區事業人力僱用狀況調查結果綜合分析

單位：人；%

項目	空缺人數	結構比	教育程度					年齡				
			不拘	國中及以下	高中(職)	專科	大學及以上	15~未滿20歲	20~未滿30歲	30~未滿40歲	40歲以上	不拘
總計	2,951	100.00	0.07	—	23.99	9.66	66.28	1.42	34.26	30.95	2.94	30.43
主管及監督人員	55	1.86	—	—	—	9.09	90.91	—	5.52	31.89	28.03	34.55
專業人員	1,989	67.40	—	—	—	9.80	90.20	—	25.20	31.44	3.25	40.12
技術員及助理專業人員	465	15.76	0.01	—	64.73	15.48	19.78	—	53.17	34.95	1.29	10.59
事務工作人員	36	1.22	—	—	11.11	33.33	55.56	—	42.47	42.47	1.17	13.89
服務工作人員及售貨員	—	—	—	—	—	—	—	—	—	—	—	—
技術、機械操作及組裝工	406	13.76	0.49	—	99.26	0.25	—	7.59	55.21	29.01	1.25	6.95
非技術工及體力工	—	—	—	—	—	—	—	—	—	—	—	—

表 1-2 人才無法滿足人力需求調查

資料來源：104 銀行 開放大陸地區及外國高科技人才來台之需求調查資訊分析報告

答 項	次 數	相對次數
專業能力不足	77	25.50%
工作經驗不足	58	19.21%
其他	52	17.22%
國內教育體系無法提供適量專業人才	50	16.56%
專業訓練不足	35	11.59%
國內人才尚可滿足需求	30	9.93%
TOTAL	302	100.00%

二、呼應現今技職教育發展政策

教育部技職司近來的技職教育政策，建議各層級之技職院校各科系發展「學校本位課程」(School-Based Curriculum)，評估學校地理位置、學生來源、社區資源、教師特質、家長期望、學生需求、未來發展…等之優勢與劣勢條件，建立各科系特色及配套課程，以及鼓勵學校自編或改編課程計劃，以落實課程改革和學生在校的一切學習活動。以電機電子群而言，亦可依據所屬學校之環境、學生、社區等需求相關條件，研擬發展電機電子群之專業與一般課程內涵，建構學校科系特色。如此不僅利於學校整體經營，在招收新生時亦能具備某種程度的特質而吸引學生就讀，同時並為學生未來進入就業市場做最萬全的培育措施和就業準備。對技職學生、技職學校、乃至於國家整體技職教育發展，有莫大且長遠的助益。

三、提供大專校院學生學習需求

大專院校所培育之電機電子專業技術人才，屬於具備高級專業技術能力的層級，在此層級中，具備相關數位電路系統設計的能力是不可或缺的，但由於大學教學自主，相關於數位電路系統設計之科目繁多，上課內容亦因各科系特色及教授之專長而有所不同。而計算機結構/計算機工程/計算機科學(Computer Architecture/ Computer Engineering/ Computer Science)則為大專院校電機電子相關科系，數位電路系統中必修之科目之一，因此本研究利用自製之 FPGA 實驗平台(Field Programmable Gate Array Experimental Platform, FPGA Platform)來做 CPU 設計與 I/O 控制介面之硬體平台設計，期能將原本難於安排實作課程的計算機組織與設計科目，導

入合適的相關實作課程。

四、適應 IC 產業設計方式的轉變

FPGA/CPLD 目前為開發特殊用途積體電路(Application Specific Integrated Circuit, ASIC)量產前的輔助工具，更可應用於資訊家電(Information Application, IA)、通訊設備等產品。使用者可採用三種不同方式的規劃設計方式來進行 FPGA/CPLD 設計，分別為：以繪製電路圖(Schematic)方式、以硬體描述語言(HDLs)設計的方式(如 VHDL、Verilog、AHDL…等)及以狀態機(State Machine)設計方式，目前 IC 設計方式絕大部入採用 HDLs 及狀態機設計方式，而繪製電路圖設計方式在產業界甚少，IC 設計導向使用高階硬體描述語言為主要，因此培育具有 HDLs 設計專長的人才，應更能貼近產業人力需求。設計者將 HDLs 程式燒錄在 FPGA/CPLD 當中，並注意到所選用的 FPGA/CPLD 元件的容量配合所需電路功能性，即能兼顧功能與應用效能。

在以上的技職教育發展趨勢和科技迅速更替的前題及背景分析之下，使研究者產生了進行相關於應用 FPGA 與 HDLs 之計算機組織與設計教學與實作的相關教材，藉由本研究的研究結果，達到拋磚引玉之效，進而培養能為市場所用之高階計算機系統設計技術人才。

第二節 研究目的與問題

壹、研究目的

CPU 是整部電腦的不可或缺的核心部分，且與作業系統(Operation System, OS)之間息息相關。在美國及加拿大等先進國家，CPU 設計及製造常是在學校中，修習計算機組織與設計的學生最重要的資訊之一，但常僅止於理論教學，若用以往接插接麵包板的方式，將無法把實作單元融入課程當中。

因此本研究最主要的研究目的，是希望在課堂上提供相關的計算機組織與設計教學及實作單元參考，進行簡單的計算機 CPU 設計，讓學生實際了解並參與設計及製造的過程，更能增加學生在計算機系統方面的興趣、

認知與技能。

利用 FPGA 晶片配合研發工具(Xilinx ISE、Xilinx Foundation、Altera MAX+PLUS II、Altera Quartus II…等等)與可程式系統平台(Programmable System Platform)建構而成的新型研發環境與模擬工具(如 Model Sim),讓使用者的軟硬體環境能迅速運作並能進行即時觀察,大幅降低系統設計的檢驗時間,進而在教育界可加快學習者進入設計學習的時程,在業界則可加快產品進入量產的腳步。

本研究選用 FPGA 晶片的原因在於,FPGA 晶片可提供 IC 設計模擬與試誤的機會,對開發 ASIC 及 SoC 的流程有明顯的助益,利用專屬的電腦輔助設計軟體,改善傳統以邏輯 IC 搭配麵包板的數位系統實習方式,縮短設計及開發時程,縮小電路體積,並利用其內部高密度的邏輯閘陣列與執行速度,提升功效與保密性和安全性。以 FPGA 為主之 CPU 設計平台(FPGA Based CPU Design Platform),具備以上種種學習與設計上的優點,因此成為本研究選用 FPGA 晶片進行設計實作研究之最主要原因。

可程式系列軟體設計流程有三種方式,分別為使用 HDLs 語言、繪製電路圖及狀態機設計。以台灣的技職教育層級為例,分別為高級職業學校或五年制專科學校、二年級專科學校或技術學院、科技大學,各層級技職教育的教育目標有所分別,且考慮學生心智發展及認知能力有差異的原因下,因此以上的三種可程式系列軟體設計方式,建議在技術學院及科技大學的電機電子群學生,以使用 HDLs 語言訓練其設計學習,將以往用 IC 元件的實體設計概念提升為抽象設計概念。

綜上所述,歸納本研究的研究目的有下列幾點:

- 一、使技專校院學生了解業界對於 SoC、ASIC 等複雜的數位系統設計流程。
- 二、探討計算機之中央處理器(Central Processing Unit, CPU)的組成架構及原理,並以 VHDL 硬體描述語言為工具,以及 Xilinx ISE v6.2 為發展環境,設計製作具精簡指令集 Multiple Clock Cycles MIPS CPU。
- 三、設計相關 I/O 介面控制程式為實際驗證所需。

四、提出部分「以 FPGA 作 CPU 設計教學與實作」教材，為教師在相關科目的教學參考。

五、製作 FPGA 實驗平台，成為系統設計完成之驗證工具，為整個教學及實作做完整的規劃與實現。

貳、研究問題

根據以上所提之研究目的，本研究之研究問題如下列幾點：

一、SoC、ASIC 等複雜的數位系統設計流程為何？

二、計算機組織與設計相關科目進行實作的可能性為何？

三、如何規劃並設計符合其指令集結構之 Multiple Clock Cycles MIPS CPU？

四、如何規劃並設計 I/O 介面控制電路之控制模組？

五、FPGA 實驗平台中依實作之需要，I/O 介面至少需包含那些模組？

第三節 研究方法與步驟

壹、研究方法

本研究的進行將由文獻探討、實驗研究二方面，達成本研究之研究目的，其研究方法有以下幾點：

一、文獻探討

主要可由三大方向來做相關的分析與探討，一為分析探討在大專校院層級，電機電子群學生的專業能力標準；二為選用 HDLs 為設計工具之相關文獻探討。三為計算機組織與設計教學相關文獻的探討，分析應用 FPGA 於該課程的教學成效及優勢，其中包含課程結構、實施方式、實施內涵等要素。上述之參考文獻，可由 Xilinx 公司網站及資料手冊、IEEE 相關論文及期刊發表、各學校碩、博士論文等取得。

二、實驗研究

依文獻探討、理論分析的結果，確定本論文之 MIPS CPU 設計之各模組區塊和 I/O 介面控制模組，並確定所需的 FPGA 實驗平台應備之週邊硬體。將整個實驗研究區分為二大部分，一為軟體設計與模擬，此部分利用 FPGA 發展軟體平台 Xilinx ISE v6.2 及模擬軟體 Model Sim，在個人電腦上做相關之設計研究；二為硬體測試與修正，在此階段在為 MIPS CPU 與 I/O 介面的硬體測試，利用自行發展之 FPGA 實驗平台做硬體測試、檢驗與實作研究。最後針對所設計的 MIPS CPU 及 I/O 介面控制電路，研究並設計實驗項目，以確定整個教學及實作系統的完整性。

計算機組織與設計的實作，最重要的在於提出的教材是具體可行、可驗證並可進行教學實作的，因此在進行實作研究的過程是本研究的最核心單元。

研究最後階段是將實作歷程改寫成部分教學及實作單元，成為學生在設計前之規劃和設計完成後驗證與實作參考。因此對於在大專院校層級之計算機組織與設計相關科目的教學領域，會有相當的貢獻及參考價值。

貳、研究步驟

為達成本研究之研究目的，所擬定的研究步驟如圖 1-3 所示。約略可分為前期、中期、後期研究，前期進行擬定計劃、文獻蒐集探討及研究架構設計；中期進行實作設計與修正；後期進行硬體測試並寫成教學實作教材，最後完成研究結論與建議、撰寫研究報告。




圖 1-3 研究步驟流程圖

第四節 研究範圍與限制

壹、研究範圍

本研究旨在提出適用於大專校院電機電子群計算機組織與設計教學與實作參考。因此，研究所得之結論的適用對象為現為大專校院電機電子群學生。

本研究所設計之實作單元，經研究者實際進行設計、發展、驗證後，係為具體可實作出結果的單元項目，並適用於自行發展之 FPGA 實驗平台。但研究範圍不包含所有計算機組織與設計領域，故本研究僅做部分單元教材的編寫。

貳、研究限制

本研究之研究限制如下幾點：

一、本研究的實作單元為計算機組織與設計相關科目之教材參考，並不涵

蓋所有計算機系統領域。

- 二、由於目前大專校院計算機組織與設計課程內涵，並未有標準的課程綱要，本研究所編教學與實作單元，適用於以研究 MIPS CPU 架構設計為內涵之計算機組織與設計課程
- 三、由於研究時間有限，因此進行實驗教學與教學評鑑。

第五節 名詞解釋

一、可程式邏輯元件(Programmable Logic Device, PLD)

一種數位積體電路，為了取代舊有的小規模積體電路晶片(SSI)電路設計。PLD 可讓使用者自行組成其邏輯功能，包括布林函數表示式或暫存器功能等，其內含大量的 AND、OR 邏輯外，也提供正反器的序向邏輯電路，且更提供記憶體(RAM/ ROM)可讓使用者自行規劃所需的電路。

二、複雜的可程式邏輯裝置(Complex Programmable Logic Device, CPLD)

PLD 元件之一種，其內部邏輯閘在 800 個以上，IC 腳位高於 28pin、44pin 以上，IC 的封裝以 PLCC 為主，採 CMOS 設計技術，製程採 EPROM、EEPROM、Flash PROM 等方式，具低頻率、非揮發性的特點，其特性具有能多次燒錄抹除及具有固定式的延遲。可立即燒錄進行電路驗證、可反覆燒錄、進行硬體模擬、快速建立系統原型、節省 IC 測試及開發成本，供應商提供完整軟體進行設計與縮短產品上市時間。主要供應商計有：Xilinx、Altera、Lattice、Cypress、Atmel 與 ICT 等，其中以 Altera 的市場佔有率最大。

三、場可程式化閘陣列(Field Programmable Gate Array, FPGA)

與 CPLD 相似，為眾多可程式化晶片之一種，FPGA 擁有較高的密度，而與 CPLD 不同者在於邏輯閘數較少，以暫存器居多，其密度在 5K 以上、腳位數多，擁有高容量、低耗電功率的優點，然其繞線(Routing)頗複雜，亦導致時序延遲且呈非固定式，延遲時間(time delay)較長，對剛入行的設計工程師而言不易立即瞭解，需要花較長的學習時間。FPGA 的架構主要有 SRAM Base 及 Anti-fuse 兩種設計模式，其中 SRAM Base 特點是可重覆燒錄(reprogrammable)、低耗電率、可於線上組成(in-circuit configurable)，

但唯其需借助外部電源維持資料，且操作上需由外部進行資料下載；Anti-fuse 由於具有一次燒錄(OTP)的特性，可在保密性上提供較佳的保護，但也因此無法進行重覆修改。主要供應商有 Xilinx、Altera、Actel、Atmel、Lattice、Lucent、QuickLogic 與 Motorola，其中以 Xilinx 的市場佔有率最大，為最大的供應商。

