

# 第一章 緒論

本章將探討本論文的研究背景與動機目的，並大略的說明各個章節的主要內容及重要特性。

## 1.1 研究背景與動機目的

向量量化器 (VQ) 是一種非常基本的失真影像壓縮技術，由於它具有高品質且容易處理的特性，所以成為普遍應用在資料壓縮、資料分群及影像處理方面的重要格式之一。在以 VQ 為基礎的表示系統裡，資料空間中具象徵性的數值被視為碼字並儲存於碼簿中，再根據若干衡量失真度的準則，對於所有的測試輸入樣本以最接近的碼字代表之。這種 VQ 被認為是一種對於資料分群或資料壓縮領域[2]非常有效益的表現架構。

當考慮 VQ-based 系統的實際應用時，給定一個輸入樣本，搜尋最適合碼字所需的運算複雜度是一個非常重要的關鍵因素。傳統上搜尋最適合碼字的方式為全搜尋處理 (full-search)，然而碼字全搜尋處理需要大量的時間在現實生活應用中是不可行的，要避免這個缺點就必須加速搜尋處理。過去加速搜尋處理主要分為兩種方式，第一種是利用在小波轉換領域上運用部分距離搜尋 (Partial Distance

Search, PDS) [1, 3, 4, 6]法則來進行碼字搜尋的軟體加速方式，可適度的改善搜尋時間上的問題；另一種則是利用各式各樣心脈陣列 (Systolic Arrays) 平行搜尋的 VLSI 硬體架構實現 VQ 編碼器來達到硬體加速的目的。上述兩種方式相較之下，硬體編碼器雖然可以提供較高的吞吐量，但由於大多數心脈陣列的架構是針對固定向量維度  $k$  以及碼簿大小  $N$  做最佳化設計，反而顯得不夠彈性。現存硬體加速方式的另一個缺點在於  $k$  與  $N$  的增加會造成面積複雜度大量擴張，這點使得需要較多資料表示的應用系統付出極高的硬體花費成本。

本論文的目的是提出一個新的向量量化器 VLSI 硬體架構，具有高吞吐量、高彈性以及低面積複雜度等特性。本架構在硬體實現上搭配位元平面縮減的技巧在小波領域上進行子空間的部份距離搜尋。由於小波轉換後可將大部分能量集中在低頻的幾個係數，所以在小波領域上執行部分距離搜尋的效能遠優於在原始領域上進行，在本論文提出的硬體架構中，對所有輸入的測試樣本都會進行 Haar 小波轉換。所有的小波轉換當中，Haar 小波是最簡單而且正交的一種方法，具有低複雜度計算複雜度的特性，適合用來硬體實現。由於高頻的係數僅保留了輸入測試樣本的少許能量，所以在進行部分距離搜尋運算前會捨去這些高頻的係數。另一方面，也會捨去低頻係數最小顯著位元

(Least significant bits, LSBs) 的部分位元平面，這個動作只會對部分距離搜尋的結果造成極小的影響。結合上述子空間搜尋跟位元平面縮減的技巧，可以有效的加速搜尋計算並大量降低碼簿儲存空間，卻僅需付出降低極少品質的代價。

在小波轉換的過程中我們只保留低頻的部份係數，不同維度的輸入向量在小波轉換後僅保留固定數目的小波係數，所以子空間搜尋的另一個優點是相同的部份距離搜尋硬體核心可以應用在不同向量維度的向量量化編碼器，這個特點也增加了我們硬體實現的彈性。

雖然結合位元平面縮減的子空間部分距離搜尋演算法可以直接在硬體上實現，但我們提出的 VLSI 硬體架構仍會做一些變型來增加系統的吞吐量。傳統的部份距離搜尋演算法是一次計算一個係數（或一個向量的單元），每次累加後再與目前最小距離作比較，如此一來最多會需要  $k$  次計算才能決定這個碼字是否為候選最近距離碼字

(candidate closet codeword)，於是當向量的維度變高時，系統的吞吐量便會相對的下降。在我們提出的架構中部份距離運算是一次計算多個係數來達到加速搜尋的目的。除此之外，我們更提出了一個新的多模組架構可以針對不同的輸入測試樣本進行平行的部份距離搜尋處理，尤其是當碼字數量多的時候，多模組的架構更能有效的增加

向量量化器編碼的運算。

本論文所提出的硬體架構將以專用邏輯區塊電路 (custom logic block) 的方式內嵌於 Nios 軟核中央處理器的算術邏輯單元 (ALU) 中，然後整合入可程式化系統晶片 (System on Programmable Chip, SOPC) 平台來完成硬體實現與測試。Nios 處理器所提供的客製指令 (Custom Instruction) 便是軟體端用來存取專用邏輯區塊電路的方式。我們已成功的實現並測量出 Nios 軟核中央處理器執行部份距離搜尋專用硬體電路所需要的平均時間，同時在實驗數據中顯示出 50MHz 的 Nios 處理器搭配部份距離搜尋硬體電路的效能優於未搭配部份距離搜尋硬體電路的 Pentium4 1.8GHz 處理器。

## 1.2 全文架構

本篇論文總共分為五章，各章的內容安排如下：

### 【第一章】 緒論

說明本論文的研究背景與動機目的。

### 【第二章】 基本理論介紹

敘述本論文提出架構的理論基礎與背景知識，包括向量量化器基本架構、離散小波轉換原理以及部分距離碼字搜尋演算法則。

### 【第三章】 PDS 架構與硬體實現

詳細說明本論文所提出的向量量化器快速碼字搜尋硬體電路，及其內部各單元的架構，包含 DWT 運算單元硬體電路、向量平方距離計算單元硬體電路、部分距離搜尋單模組硬體電路以及部分距離搜尋多模組硬體電路，同時分析硬體實現時採用子空間搜尋、位元平面縮減以及多係數部分距離累積三項技巧對各單元的效能影響與貢獻。

### 【第四章】 實驗數據與效能比較

將本論文提出的單模組與多模組的硬體架構以專用邏輯區塊電路的方式實現於 Altera FPGA (Cyclone EP1C20F400C7) 發展板中，驗證本論文提出架構的效能，並與 Pentium4 處理器以純軟體實現方式的結果作效能比較分析與探討。

## 【第五章】 結論

說明本論文的貢獻。