

國立臺灣師範大學科技與工程學院電機工程學系

碩士論文

Department of Electrical Engineering  
College of Technology and Engineering  
National Taiwan Normal University

Master's Thesis

28 GHz I/Q 調變器與單邊帶混頻器設計

Design of a 28 GHz I/Q Modulator and a Single-Sideband  
Mixer



Wei, Geng-Sheng

指導教授：蔡政翰 博士

Advisor: Tsai, Jeng-Han, Ph.D.

中華民國 111 年 2 月

February 2022



## 誌 謝

轉眼之間，兩年多的碩士班生涯逐漸踏入尾聲，從懵懂無知的大學生到成為埋頭鑽研學術的研究生，現在即將踏入人生的下一個階段，隨著時間的倒數準備向學生身分說再見時，回憶突然一一浮現在腦中，回想起來這一路上受到許多人的幫助，才讓我有動力走到今天，給這些年來也許我們曾經一起走過某一段時光的每一位旅伴，不論相處時間或長或短，感謝有你們的包容與陪伴，是你們成就了現在的我。

能有這個機會在電腦前面寫著我的碩士論文誌謝，首先要感謝我的論文指導教授蔡政翰 博士，感謝老師一直以來不嫌麻煩的教導我，兩年多的時間當中，數不清多少次的討論，不僅從中學習到專業領域的知識，以及在研究領域上遇到瓶頸時提供協助與建議，並在碩士班最後階段給予我自由發揮的空間做研究及許多的晶片下線機會，讓我獲得無數的寶貴經驗。接著要感謝李威聰博士與楊弘源博士兩位口試委員在百忙之中給予學生在論文上的建議及問題探討，使得本論文可以更加完善。

感謝 RFIC 實驗室已畢業的學長伊佐、義倫、柏均、谷容，在我剛開始什麼都還不懂的情況下，耐心地帶我進行 training，並詳細地解釋各種軟體的功能與使用方式，讓我能快速地進入狀況。感謝昔日的同窗好友雲岳、泰廷，兩年的碩士班生涯你們一直都在，一起討論、一起奮鬥、一起熬夜、一起歡笑、一起抱怨、一起出遊，研究生生活也因此變得豐富精彩。感謝學弟易廷、凱駿、新亞以及專題生品蓉、柏宇、鈞霖，有你們的相伴讓這兩年的研究生活更加充實。感謝系辦的琇文、嘉安、婷節給予我們實驗室或是課堂上的協助，讓我們可以專心埋首於研究。

感謝我的朋友俊浩、林捷、竑亨、廷綱、旻勳、品燁，即使我們朝著各自的方向努力，在生活中還是會互相鼓勵，在低潮時也不忘互相推一把，分擔了許多研究上的壓力。

感謝我的父母，魏裕龍 先生、黃瑞燕 女士，謝謝你們總是支持我去做任何事，讓我能順利的完成碩士學位。

最後再次感謝每一位幫助過我的師長、同學、朋友及家人，謝謝你們。

魏庚生 2022.02.14

國立臺灣師範大學電機工程學系 TB509 射頻積體電路實驗室



# 28 GHz I/Q 調變器與單邊帶混頻器設計

學生：魏庚生

指導教授：蔡政翰 博士

國立臺灣師範大學電機工程學系碩士班

## 摘 要

隨著第五代行動通訊技術的發展，毫米波升降頻收發機扮演著重要的角色，其中發射機需將基頻訊號升頻至毫米波頻段後，再透過相位陣列(Phased Array)天線進行無線傳輸，因此調變器與混頻器成為不可或缺的元件。近年來得益於互補式金氧半導體製程(CMOS)的進步，CMOS 具有低功率消耗、低成本及高整合度的優勢，且已經可以與大部分的射頻電路整合在一塊。本論文將使用 TSMC 90-nm CMOS RF 製程與 TSMC 65-nm CMOS RF 製程，設計實現 28 GHz I/Q 調變器與單邊帶混頻器。

第一個電路為 28 GHz I/Q 調變器，以 I/Q 調變訊號的方式饋入兩顆混頻器來消除鏡像訊號，並透過加入匹配來達成寬頻的鏡像拒斥比。量測與模擬之特性貼近。當電晶體偏壓為 0.35 V，LO 驅動功率為 3 dBm 時，頻帶為 25~32 GHz，增益範圍為  $-9.4 \pm 0.5$  dB，鏡像拒斥比則有 -30 dBc，整體晶片佈局面積為  $730 \mu\text{m} \times 700 \mu\text{m}$ 。

第二個電路為 28 GHz 單邊帶混頻器，藉由給予兩顆混頻器正交訊號，將相位差  $180^\circ$  的輸出訊號合成後，會達到鏡像抑制之功能。由於 LO 端匹配電容對於製程變異相當敏感，因此最後實現的單邊帶混頻器有頻飄的狀況。當電晶體

偏壓為 0.35 V，LO 驅動功率為 3 dBm 時，頻帶為 23~28 GHz，增益範圍為 -22.5 ± 0.5 dB，鏡像拒斥比則有 -30 dBc，整體晶片佈局面積為 755 μm × 730 μm。

關鍵字：互補式金氧半導體製程、I/Q 調變器、單邊帶混頻器、鏡像拒斥比



# Design of a 28 GHz I/Q Modulator and a Single-Sideband Mixer

Student: Geng-Sheng, Wei

Advisor: Dr. Jeng-Han, Tsai

Department of Electrical Engineering  
National Taiwan Normal University

## ABSTRACT


As the progress of the fifth-generation mobile communication technology, millimeter wave transceivers play an important role, the transmitters need to up-convert the baseband signal to the millimeter wave frequency band and then perform wireless transmission through a phased array antenna design. Therefore, modulators and mixers become indispensable components. Recently, thanks to advances in Complementary Metal Oxide Semiconductor (CMOS) process. The modern CMOS process has the advantages of low power consumption, low cost and high integration, and it is suitable for the implementation of the RF circuits. In this thesis, a 28 GHz I/Q Modulator and a Single-Sideband Mixer (SSB Mixer) are presented, and implemented in TSMC 90-nm CMOS RF technology and TSMC 65-nm CMOS RF technology, respectively.

The first circuit is a 28 GHz I/Q modulator, which eliminates the image signal by applying I/Q modulation signals into two mixers, and achieves a wide-band image rejection ratio by adding matching network. The characteristics of measurement and simulation have good agreement. When the gate bias is 0.35 V and

LO drive power is 3 dBm, the conversion gain is  $-9.4 \pm 0.5$  dB from 25 to 32 GHz with the image rejection ratio of -30 dBc. The chip size is  $730 \mu\text{m} \times 700 \mu\text{m}$ .

Second, a 28 GHz SSB Mixer has designed and implemented. By applying quadrature signals into two mixers, the two output signals with  $180^\circ$  phase difference are combined to achieve the image suppression function. However, the LO matching capacitor is sensitive to the process variation. Therefore, the SSB Mixer frequency shifted. When the gate bias is 0.35 V and LO drive power is 3 dBm, the conversion gain is  $-22.5 \pm 0.5$  dB from 23 to 28 GHz with the image rejection ratio of -30 dBc. The chip size is  $755 \mu\text{m} \times 730 \mu\text{m}$ .

Keywords: Complementary Metal Oxide Semiconductor (CMOS), I/Q Modulator, Single-Sideband Mixer (SSB Mixer), Image Rejection Ratio (IRR)



# 目 錄

誌 謝 .....	I
摘 要 .....	III
ABSTRACT .....	V
目 錄 .....	VII
表 目 錄 .....	X
圖 目 錄 .....	XI
第一章 緒論 .....	1
1.1 研究背景與動機 .....	1
1.2 文獻探討 .....	1
1.3 研究成果 .....	2
1.4 論文架構 .....	3
第二章 混頻器介紹 .....	4
2.1 混頻器之原理 .....	4
2.2 混頻器之架構 .....	4
2.2.1 被動電阻式環形混頻器(Passive Resistive Ring Mixer) .....	7
2.2.2 單邊帶混頻器(Single-Sideband Mixer, SSB Mixer).....	8
2.2.3 同差式發射機(Homodyne Transmitter).....	9
2.2.4 外差式發射機(Heterodyne Transmitter).....	10
2.3 混頻器之設計參數 .....	11
2.3.1 轉換增益/損耗(Conversion Gain/Loss).....	11
2.3.2 轉換增益對 LO 驅動功率(Conversion Gain vs LO Power).....	11
2.3.3 鏡像拒斥比(Image Rejection Ratio, IRR) .....	12

2.3.4	線性度(Linearity).....	13
2.3.5	隔離度(Isolation).....	14
2.3.6	選擇度(Selectivity)與靈敏度(Sensitivity).....	15
第三章	28 GHz I/Q 調變器設計 .....	17
3.1	簡介 .....	17
3.2	I/Q 調變器設計.....	17
3.2.1	電晶體尺寸與偏壓分析選擇 .....	18
3.2.2	RF 端與 LO 端巴倫器(Balun).....	25
3.2.3	耦合器(Coupler).....	29
3.2.4	匹配網路設計 .....	31
3.2.5	威爾金森功率合成器(Wilkinson Power Combiner).....	34
3.3	I/Q 調變器之模擬結果.....	36
3.3.1	混頻器模擬結果 .....	36
3.3.2	I/Q 調變器模擬結果.....	40
3.4	I/Q 調變器之量測結果.....	45
3.5	問題與討論 .....	55
3.5.1	PDK corner 變異 .....	55
3.5.2	耦合器電阻變異 .....	56
3.5.3	電磁模擬變異 .....	58
3.6	總結 .....	62
第四章	28 GHz 單邊帶混頻器設計.....	63
4.1	簡介 .....	63
4.2	單邊帶混頻器設計 .....	63
4.2.1	電晶體尺寸與偏壓分析選擇 .....	64

4.2.2	RF 端與 LO 端巴倫器(Balun)	71
4.2.3	耦合器(Coupler)	75
4.2.4	匹配網路設計	77
4.2.5	威爾金森功率合成器(Wilkinson Power Combiner)	80
4.2.6	多相位濾波器(Poly Phase Filter)	81
4.3	單邊帶混頻器之模擬結果	86
4.3.1	混頻器模擬結果	86
4.3.2	單邊帶混頻器模擬結果	90
4.4	單邊帶混頻器之量測結果	95
4.5	問題與討論	105
4.5.1	PDK corner 變異	105
4.5.2	匹配電容變異	106
4.5.3	多相位濾波器電阻電容變異	108
4.5.4	LO 端振幅與相位不平衡對鏡像抑制的影響	109
4.5.5	IF 端振幅與相位不平衡對鏡像抑制的影響	112
4.5.6	振幅與相位不平衡與鏡像拒斥比量測結果	116
4.6	總結	118
第五章 結論		119
參 考 文 獻		120
自 傳		125
學 術 成 就		125

## 表 目 錄

表 1-1 已發表之混頻器比較表.....	2
表 3-1 I/Q 調變器模擬與量測特性比較表.....	54
表 3-2 I/Q 調變器與已發表論文之比較表.....	62
表 4-1 單邊帶混頻器模擬與量測特性比較表.....	104
表 4-2 單邊帶混頻器與已發表論文之比較表.....	118



## 圖 目 錄

圖 2-1 混頻器之工作原理.....	4
圖 2-2 單端輸入輸出混頻器架構圖.....	5
圖 2-3 二極體單端平衡混頻器架構圖.....	6
圖 2-4 電晶體單端平衡混頻器架構圖.....	6
圖 2-5 電晶體雙端平衡混頻器架構圖.....	7
圖 2-6 被動電阻式環形混頻器架構圖.....	8
圖 2-7 單邊帶混頻器之架構與工作原理.....	9
圖 2-8 同差式發射機架構圖.....	10
圖 2-9 外差式發射機架構圖.....	10
圖 2-10 超外差式發射機架構圖.....	11
圖 2-11 轉換增益對 LO 驅動功率示意圖.....	12
圖 2-12 鏡像拒斥比示意圖.....	12
圖 2-13 I、Q 訊號振幅與相位不平衡與鏡像拒斥比關係圖.....	13
圖 2-14 混頻器 1-dB 增益壓縮點示意圖.....	14
圖 2-15 選擇度與靈敏度示意圖.....	16
圖 3-1 I/Q 調變器電路架構圖.....	18
圖 3-2 不加任何偏壓之環形混頻器架構圖.....	19
圖 3-3 固定寬度為 2 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	19
圖 3-4 固定寬度為 4 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	20
圖 3-5 固定寬度為 6 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	20
圖 3-6 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖.....	21
圖 3-7 混頻器加入偏壓之架構圖.....	21
圖 3-8 不同 LO 驅動功率下轉換增益對 $V_g$ 作圖.....	22

圖 3-9 不同電晶體尺寸下轉換增益對 $V_g$ 作圖.....	22
圖 3-10 固定寬度為 $2\ \mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	23
圖 3-11 固定寬度為 $4\ \mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	23
圖 3-12 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖.....	24
圖 3-13 混頻器輸出匹配架構圖.....	24
圖 3-14 轉換增益對電感感值作圖.....	25
圖 3-15 不同電感感值下轉換增益對 RF 頻寬作圖.....	25
圖 3-16 Marchand Balun 基本架構圖.....	26
圖 3-17 RF 端 Marchand Balun 電磁模擬 3D 圖.....	26
圖 3-18 RF 端 Marchand Balun：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖.....	27
圖 3-19 RF 端 Marchand Balun 反射損耗模擬圖.....	27
圖 3-20 LO 端 Marchand Balun 電磁模擬 3D 圖.....	28
圖 3-21 LO 端 Marchand Balun：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖.....	28
圖 3-22 LO 端 Marchand Balun 反射損耗模擬圖.....	29
圖 3-23 耦合器基本架構圖.....	29
圖 3-24 LO 端耦合器電磁模擬 3D 圖.....	30
圖 3-25 Coupler：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖.....	30
圖 3-26 Coupler 反射損耗模擬圖.....	30
圖 3-27 LO 端四相位訊號架構圖.....	31
圖 3-28 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance = $50\ \Omega$ ).....	31
圖 3-29 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance : Mixer core transistor gate).....	32
圖 3-30 LO 端匹配網路軌跡圖.....	32

圖 3-31 LO 端四相位訊號含匹配網路架構圖 .....	33
圖 3-32 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance = 50 $\Omega$ ).....	33
圖 3-33 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance : Mixer core transistor gate).....	34
圖 3-34 Wilkinson Power Combiner 基本架構圖 .....	34
圖 3-35 RF 端 Wilkinson Power Combiner 電磁模擬 3D 圖 .....	35
圖 3-36 Wilkinson Power Combiner 反射損耗、插入損耗與隔離度模擬圖 .....	35
圖 3-37 I/Q 調變器整體電路架構圖 .....	36
圖 3-38 不同 $V_g$ 下混頻器之轉換增益對 LO 驅動功率模擬圖 .....	37
圖 3-39 混頻器中心頻率 28 GHz 之輸出頻譜模擬圖 .....	37
圖 3-40 混頻器轉換增益對 RF 頻寬模擬特性圖 .....	38
圖 3-41 混頻器轉換增益對 IF 頻寬模擬特性圖 .....	38
圖 3-42 混頻器之 $P_{1dB}$ 模擬特性圖 .....	39
圖 3-43 混頻器之 LO 對 IF 與 RF 隔離度模擬特性圖 .....	39
圖 3-44 混頻器之 IF 對 LO 與 RF 隔離度模擬特性圖 .....	40
圖 3-45 不同 $V_g$ 下 I/Q 調變器之轉換增益對 LO 驅動功率模擬圖 .....	41
圖 3-46 I/Q 調變器中心頻率 28 GHz 之輸出頻譜模擬圖 .....	41
圖 3-47 I/Q 調變器轉換增益及鏡像拒斥比對 RF 頻寬模擬特性圖 .....	42
圖 3-48 I/Q 調變器轉換增益及鏡像拒斥比對 IF 頻寬模擬特性圖 .....	42
圖 3-49 I/Q 調變器之 $P_{1dB}$ 模擬特性圖 .....	43
圖 3-50 I/Q 調變器之 LO 對 IF 與 RF 隔離度模擬特性圖 .....	43
圖 3-51 I/Q 調變器之 IF 對 LO 與 RF 隔離度模擬特性圖 .....	44
圖 3-52 I/Q 調變器電路佈局圖 .....	44
圖 3-53 I/Q 調變器晶片微影圖 .....	45
圖 3-54 量測架設圖 .....	46

圖 3-55 I/Q 調變器模擬與量測之轉換增益對 LO 驅動功率特性比較圖 .....	48
圖 3-56 I/Q 調變器模擬與量測之 RF 頻寬特性比較圖(LO Power = 3 dBm).....	48
圖 3-57 I/Q 調變器模擬與量測之 RF 頻寬特性比較圖(LO Power = 6 dBm).....	49
圖 3-58 I/Q 調變器模擬與量測之 RF 頻寬特性比較圖(LO Power = 9 dBm).....	49
圖 3-59 I/Q 調變器模擬與量測之 IF 頻寬特性比較圖(LO Power = 3 dBm) .....	50
圖 3-60 I/Q 調變器模擬與量測之 IF 頻寬特性比較圖(LO Power = 6 dBm) .....	50
圖 3-61 I/Q 調變器模擬與量測之 IF 頻寬特性比較圖(LO Power = 9 dBm) .....	51
圖 3-62 I/Q 調變器模擬與量測之 $P_{1dB}$ 特性比較圖(LO Power = 3 dBm) .....	51
圖 3-63 I/Q 調變器模擬與量測之 $P_{1dB}$ 特性比較圖(LO Power = 6 dBm) .....	52
圖 3-64 I/Q 調變器模擬與量測之 $P_{1dB}$ 特性比較圖(LO Power = 9 dBm) .....	52
圖 3-65 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 3 dBm).....	53
圖 3-66 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 6 dBm).....	53
圖 3-67 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 9 dBm).....	54
圖 3-68 I/Q 調變器之轉換增益對 LO 驅動功率特性比較圖(corner 變異).....	55
圖 3-69 I/Q 調變器之 RF 頻寬特性比較圖(corner 變異) .....	56
圖 3-70 I/Q 調變器之 IF 頻寬特性比較圖(corner 變異).....	56
圖 3-71 I/Q 調變器之轉換增益對 LO 驅動功率特性比較圖(電阻變異).....	57
圖 3-72 I/Q 調變器之 RF 頻寬特性比較圖(電阻變異).....	57
圖 3-73 I/Q 調變器之 IF 頻寬特性比較圖(電阻變異).....	58
圖 3-74 合併 LO 端 Coupler 與 LO Balun 電磁模擬 3D 圖 .....	59
圖 3-75 I/Q 調變器之轉換增益對 LO 驅動功率特性比較圖(電磁模擬變異).....	59
圖 3-76 I/Q 調變器之 RF 頻寬特性比較圖(電磁模擬變異).....	60
圖 3-77 I/Q 調變器之 IF 頻寬特性比較圖(電磁模擬變異).....	60
圖 3-78 合併 LO 端 Coupler 與 LO Balun 電磁模擬 3D 圖(降低耦合量).....	61
圖 3-79 I/Q 調變器之 RF 頻寬特性比較圖(降低耦合量).....	61
圖 4-1 單邊帶混頻器電路架構圖.....	64

圖 4-2 不加任何偏壓之環形混頻器架構圖.....	65
圖 4-3 固定寬度為 2 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	65
圖 4-4 固定寬度為 4 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	66
圖 4-5 固定寬度為 6 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	66
圖 4-6 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖.....	67
圖 4-7 混頻器加入偏壓之架構圖.....	67
圖 4-8 不同 LO 驅動功率下轉換增益對 $V_g$ 作圖.....	68
圖 4-9 不同電晶體尺寸下轉換增益對 $V_g$ 作圖.....	68
圖 4-10 固定寬度為 2 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	69
圖 4-11 固定寬度為 4 $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖.....	69
圖 4-12 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖.....	70
圖 4-13 混頻器輸出匹配架構圖.....	70
圖 4-14 轉換增益對電感感值作圖.....	71
圖 4-15 不同電感感值下轉換增益對 RF 頻寬作圖.....	71
圖 4-16 Marchand Balun 基本架構圖.....	72
圖 4-17 RF 端 Marchand Balun 電磁模擬 3D 圖.....	72
圖 4-18 RF 端 Marchand Balun：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖.....	73
圖 4-19 RF 端 Marchand Balun 反射損耗模擬圖.....	73
圖 4-20 LO 端 Marchand Balun 電磁模擬 3D 圖.....	74
圖 4-21 LO 端 Marchand Balun：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖.....	74
圖 4-22 LO 端 Marchand Balun 反射損耗模擬圖.....	75
圖 4-23 耦合器基本架構圖.....	75
圖 4-24 LO 端耦合器電磁模擬 3D 圖.....	76
圖 4-25 Coupler：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖.....	76

圖 4-26 Coupler 反射損耗模擬圖 .....	76
圖 4-27 LO 端四相位訊號架構圖 .....	77
圖 4-28 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance = 50 $\Omega$ ).....	78
圖 4-29 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance : Mixer core transistor gate).....	78
圖 4-30 LO 端匹配網路軌跡圖 .....	78
圖 4-31 LO 端四相位訊號含匹配網路架構圖 .....	79
圖 4-32 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance = 50 $\Omega$ ).....	79
圖 4-33 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 (Port Impedance : Mixer core transistor gate).....	80
圖 4-34 Wilkinson Power Combiner 基本架構圖 .....	80
圖 4-35 RF 端 Wilkinson Power Combiner 電磁模擬 3D 圖 .....	81
圖 4-36 Wilkinson Power Combiner 反射損耗、插入損耗與隔離度模擬圖 .....	81
圖 4-37 RC-CR 網路圖 .....	82
圖 4-38 一階 Poly Phase Filter 架構圖 .....	82
圖 4-39 二階 Poly Phase Filter 架構圖 .....	82
圖 4-40 一階 Poly Phase Filter：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 .....	83
圖 4-41 二階 Poly Phase Filter：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖 .....	83
圖 4-42 二階 Poly Phase Filter 電磁模擬 3D 圖 .....	84
圖 4-43 Poly Phase Filter：(a) 插入損耗電磁模擬圖 (b) 相位不平衡電磁模 擬圖 .....	84
圖 4-44 Poly Phase Filter 反射損耗電磁模擬圖 .....	85

圖 4-45 單邊帶混頻器整體電路架構圖 .....	86
圖 4-46 不同 $V_g$ 下混頻器之轉換增益對 LO 驅動功率模擬圖 .....	87
圖 4-47 混頻器中心頻率 25 GHz 之輸出頻譜模擬圖 .....	87
圖 4-48 混頻器轉換增益對 RF 頻寬模擬特性圖 .....	88
圖 4-49 混頻器轉換增益對 IF 頻寬模擬特性圖 .....	88
圖 4-50 混頻器之 $P_{1dB}$ 模擬特性圖 .....	89
圖 4-51 混頻器之 LO 對 IF 與 RF 隔離度模擬特性圖 .....	89
圖 4-52 混頻器之 IF 對 LO 與 RF 隔離度模擬特性圖 .....	90
圖 4-53 不同 $V_g$ 下單邊帶混頻器之轉換增益對 LO 驅動功率模擬圖 .....	91
圖 4-54 單邊帶混頻器中心頻率 25 GHz 之輸出頻譜模擬圖 .....	91
圖 4-55 單邊帶混頻器轉換增益及鏡像拒斥比對 RF 頻寬模擬特性圖 .....	92
圖 4-56 單邊帶混頻器轉換增益及鏡像拒斥比對 IF 頻寬模擬特性圖 .....	92
圖 4-57 單邊帶混頻器之 $P_{1dB}$ 模擬特性圖 .....	93
圖 4-58 單邊帶混頻器之 LO 對 IF 與 RF 隔離度模擬特性圖 .....	93
圖 4-59 單邊帶混頻器之 IF 對 LO 與 RF 隔離度模擬特性圖 .....	94
圖 4-60 單邊帶混頻器電路佈局圖 .....	94
圖 4-61 單邊帶混頻器晶片微影圖 .....	95
圖 4-62 量測架設圖 .....	96
圖 4-63 單邊帶混頻器模擬與量測之轉換增益對 LO 驅動功率特性比較圖 .....	98
圖 4-64 單邊帶混頻器模擬與量測之 RF 頻寬特性比較圖(LO Power = 3 dBm) .....	98
圖 4-65 單邊帶混頻器模擬與量測之 RF 頻寬特性比較圖(LO Power = 6 dBm) .....	99
圖 4-66 單邊帶混頻器模擬與量測之 RF 頻寬特性比較圖(LO Power = 9 dBm) .....	99
圖 4-67 單邊帶混頻器模擬與量測之 IF 頻寬特性比較圖(LO Power = 3 dBm)	

.....	100
圖 4-68 單邊帶混頻器模擬與量測之 IF 頻寬特性比較圖(LO Power = 6 dBm)	100
.....	100
圖 4-69 單邊帶混頻器模擬與量測之 IF 頻寬特性比較圖(LO Power = 9 dBm)	101
.....	101
圖 4-70 單邊帶混頻器模擬與量測之 $P_{1dB}$ 特性比較圖(LO Power = 3 dBm)....	101
圖 4-71 單邊帶混頻器模擬與量測之 $P_{1dB}$ 特性比較圖(LO Power = 6 dBm)....	102
圖 4-72 單邊帶混頻器模擬與量測之 $P_{1dB}$ 特性比較圖(LO Power = 9 dBm)....	102
圖 4-73 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 3 dBm).....	103
圖 4-74 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 6 dBm).....	103
圖 4-75 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 9 dBm).....	104
圖 4-76 單邊帶混頻器之轉換增益對 LO 驅動功率特性比較圖(corner 變異).105	
圖 4-77 單邊帶混頻器之 RF 頻寬特性比較圖(corner 變異).....	106
圖 4-78 單邊帶混頻器之 IF 頻寬特性比較圖(corner 變異).....	106
圖 4-79 單邊帶混頻器之轉換增益對 LO 驅動功率特性比較圖(電容變異) ....	107
圖 4-80 單邊帶混頻器之 RF 頻寬特性比較圖(電容變異).....	107
圖 4-81 單邊帶混頻器之 IF 頻寬特性比較圖(電容變異).....	108
圖 4-82 單邊帶混頻器之 RF 頻寬特性比較圖(PPF 電阻變異).....	108
圖 4-83 單邊帶混頻器之 IF 頻寬特性比較圖(PPF 電阻變異).....	109
圖 4-84 單邊帶混頻器之 RF 頻寬特性比較圖(理想 90°分波器).....	110
圖 4-85 單邊帶混頻器之 IF 頻寬特性比較圖(理想 90°分波器).....	110
圖 4-86 單邊帶混頻器之 RF 頻寬特性比較圖(Coupler).....	111
圖 4-87 單邊帶混頻器之 IF 頻寬特性比較圖(Coupler).....	111
圖 4-88 單邊帶混頻器之 RF 頻寬特性比較圖(Coupler with match).....	112
圖 4-89 單邊帶混頻器之 IF 頻寬特性比較圖(Coupler with match).....	112
圖 4-90 單邊帶混頻器之 RF 頻寬特性比較圖(理想四相位).....	113

圖 4-91 單邊帶混頻器之 IF 頻寬特性比較圖(理想四相位) .....	113
圖 4-92 單邊帶混頻器之 RF 頻寬特性比較圖(一階 PPF) .....	114
圖 4-93 單邊帶混頻器之 IF 頻寬特性比較圖(一階 PPF).....	114
圖 4-94 單邊帶混頻器之 RF 頻寬特性比較圖(二階 PPF) .....	115
圖 4-95 單邊帶混頻器之 IF 頻寬特性比較圖(二階 PPF).....	115
圖 4-96 單邊帶混頻器之 RF 頻寬特性比較圖(電磁模擬 PPF) .....	116
圖 4-97 單邊帶混頻器之 IF 頻寬特性比較圖(電磁模擬 PPF).....	116





# 第一章 緒論

## 1.1 研究背景與動機

隨著高速無線傳輸的需求增加，產業技術不斷的進步，為了達到更高的資料傳輸量以及更多的使用者在同時同地使用，提升通道頻寬已成為發展的趨勢，因此有許多產品開始研發應用於 5G 行動通訊，根據美國聯邦通信委員會 (Federal Communication Commission, FCC) 開放給 5G 行動通訊的頻段，目前的開發頻率大致上可分為 27.5~28.35 GHz、37~40 GHz 及 64~71 GHz

[1]。5G 行動通訊的訊號屬於毫米波，採用高頻率的訊號進行資料傳輸，可以避免壅塞的低頻頻段以及具有較低的延遲時間與連續的頻譜，此外毫米波的波長短，穿透能力較強，但訊號的繞射能力較差，環境覆蓋的距離較短，所以多採用相位陣列(Phased Array)的架構，而在發射器中需要一混頻器將基頻訊號提升至射頻頻率，因此本論文選擇實現操作頻率在 28 GHz 之 I/Q 調變器與單邊帶混頻器。

在行動通訊系統中，射頻收發器是有關訊號是否能夠成功接收及發射的重要部分，混頻器主要功能是在做頻率混頻，將頻率轉換成電路所需要的頻率。傳統上會使用砷化鎵(GaAs)製程來實現射頻積體電路，雖然砷化鎵製程能操作在高頻，也有不錯的電路特性，但對於毫米波頻段而言，有著波長短、高損耗的先天特性，所以子電路需要微縮晶片面積，並與其他電路高度整合成單晶片系統，因此選擇有面積小、低功率消耗，低成本以及高整合度等優點的互補式金氧半導體製程(CMOS)製程來設計本論文之電路。

## 1.2 文獻探討

本論文所設計之 I/Q 調變器與單邊帶混頻器為混頻器的延伸設計，在混頻器的設計中主要分為主動式及被動式兩大類，表 1-1 為已發表之混頻器比較表。

文獻[5]為被動式混頻器，有不需直流功率消耗、較好線性度及較寬頻寬的特性，但由於不需功率消耗，相對的就會有轉換損耗的缺點，且需要較大的 LO 驅動功率；文獻[11]為主動式混頻器，需要供應直流偏壓，通常會有轉換增益，相較於被動式供給 LO 驅動功率也比較小。本次設計的 I/Q 調變器與單邊帶混頻器皆以寬頻為主要考量，並希望能維持不錯的轉換損耗，因此選擇被動電阻式環形混頻器(Passive Resistive Ring Mixer)的架構。

表 1-1 已發表之混頻器比較表

Ref.	Process	Mixer Topology	RF Freq. (GHz)	Conversion Gain (dB)	LO Power (dBm)	Image Rejection Ratio(dBc)	LO to RF Isolation (dB)	DC Power (mW)	Chip size (mm*mm)
[5] 2012	0.18- $\mu$ m CMOS	Resistive Mixer	25-52	-16	10	< -10	> 28	0	0.42
[9] 2018	0.13- $\mu$ m SiGe BiCMOS	Gilbert Cell	42-76	2.4	0	< -40	> 40	31.8	1.91
[10] 2019	45-nm CMOS	Gilbert Cell	24.5-43.5	35.2	N/A	< -30	N/A	60	0.14
[11] 2019	65-nm CMOS	Gilbert Cell	20-25	$3.3 \pm 1.5$	3	< -40	N/A	8	0.5
[12] 2020	65-nm CMOS	Gilbert Cell	67-86	$23 \pm 2$	5	< -40	> 30	164	1.12

### 1.3 研究成果

本論文提出兩個電路的設計，分別為 I/Q 調變器及單邊帶混頻器。晶片製作分別採用 TSMC 90-nm CMOS RF 製程與 TSMC 65-nm CMOS RF 製程，並完成設計、下線及量測。

第一個電路為 28 GHz I/Q 調變器，單顆混頻器使用雙端平衡架構的被動電阻式環形混頻器，透過差動訊號的輸入輸出，在基本架構上就已經改善了 LO 對 RF 隔離度不佳的情形，同時也可以在輸出消除不需要的諧波項。以 I/Q 調變訊號的方式饋入兩顆混頻器來消除鏡像訊號，並透過加入匹配來達成寬頻的鏡像拒斥比。混頻器核心電晶體的偏壓為 0.35 V，在 LO 驅動功率為 3 dBm 時，

轉換增益頻帶範圍為 26~38 GHz，增益範圍為  $-9.4 \pm 0.5$  dB，最佳的鏡像抑制  $-48.6$  dBc，整體晶片佈局面積為  $730 \mu\text{m} \times 700 \mu\text{m}$ 。

第二個電路為 28 GHz 單邊帶混頻器，單顆混頻器使用雙端平衡架構的被動電阻式環形混頻器，透過差動訊號的輸入輸出，在基本架構上就已經改善了 LO 對 RF 隔離度不佳的情形，同時也可以在輸出消除不需要的諧波項。將正交訊號輸入至兩個混頻器後，會產生同相及相位差  $180^\circ$  的訊號，將其合成後可以消除其中一邊頻帶的鏡像訊號。混頻器核心電晶體的偏壓為 0.35 V，在 LO 驅動功率為 3 dBm 時，轉換增益頻帶範圍為 23~45 GHz，增益範圍為  $-22.5 \pm 0.5$  dB，最佳的鏡像抑制  $-33.2$  dBc，整體晶片佈局面積為  $755 \mu\text{m} \times 730 \mu\text{m}$ 。

## 1.4 論文架構

本論文共分為五個章節，第一章為緒論，介紹 5G 行動通訊的研究背景與動機，並對相關設計之 I/Q 調變器及單邊帶混頻器進行文獻探討。第二章為混頻器原理、架構與設計參數之介紹。第三章為 I/Q 調變器之設計流程、模擬特性與量測結果。第四章為單邊帶混頻器之設計流程、模擬特性與量測結果。第五章為本論文兩顆電路之總結。

## 第二章 混頻器介紹

### 2.1 混頻器之原理

混頻器是利用元件的非線性或開關時變特性做頻率混頻，使輸入端訊號至輸出端訊號達成頻率轉換，在射頻收發系統中擔任重要的角色。混頻器為一三埠網路，包含本地震盪源(Local Oscillator, LO)、中頻(Intermediate Frequency, IF)、射頻(Radio Frequency, RF)。當 LO 與 IF 端訊號輸入混頻器後，會混出低邊頻帶(Low Sideband, LSB)及高邊頻帶(High Sideband, HSB)兩個訊號，以兩端輸入訊號的乘積來描述混頻器之工作原理，接著將 IF 端訊號  $\cos(\omega_{IF}t)$  與 LO 端訊號  $\cos(\omega_{LO}t)$  做積化和差，在輸出端產生  $\cos[(\omega_{LO}-\omega_{IF})t]$  與  $\cos[(\omega_{LO}+\omega_{IF})t]$  的 RF 訊號，其過程如圖 2-1 所示。




圖 2-1 混頻器之工作原理

### 2.2 混頻器之架構

混頻器的設計中，依照電晶體偏壓的工作區分成兩大類，利用在線性區及截止區間切換的開關時變特性為被動式混頻器；利用在飽和區的非線性放大特性為主動式混頻器。相較於主動式混頻器，被動式混頻器有較寬的轉換增益頻寬、較佳的線性度以及沒有直流功率消耗的優點，卻有轉換增益為負值的缺點。而主動式混頻器提供較高的轉換增益，使用較低的 LO 訊號功率就可以驅動混頻器，但也因此犧牲了功率消耗、線性度以及轉換增益的頻寬。

在架構方面則分成單端輸入輸出混頻器(Single-Ended Mixer)、單端平衡混頻器(Single-Balanced Mixer)以及雙端平衡混頻器(Double-Balanced Mixer)三大類。圖 2-2 為單端輸入輸出混頻器架構圖，利用二極體或電晶體的非線性效應進行混頻，是混頻器中最基本的架構。由單端輸入輸出混頻器所衍生出，IF 端訊號維持單端輸入，LO、RF 端則改以平衡式訊號的方式進行饋入和輸出，此種架構稱為單端平衡混頻器，常見的二極體和電晶體單端平衡混頻器架構圖分別如圖 2-3 和圖 2-4 所示。由於 LO、RF 端使用平衡式訊號，可以在輸出端消除不需要的偶數階交互調變項，也改善了單端輸入輸出架構 LO 對 IF 隔離度較差的問題。




圖 2-2 單端輸入輸出混頻器架構圖




圖 2-3 二極體單端平衡混頻器架構圖




圖 2-4 電晶體單端平衡混頻器架構圖

圖 2-5 為電晶體雙端平衡混頻器架構圖，利用兩組電晶體單端平衡混頻器及一組電流源組成，又稱為吉爾伯特混頻器(Gilbert-Cell Mixer)，是目前無線通訊晶片中經常使用的混頻器架構，其三端皆透過差動訊號的方式進行輸入輸出，基於電路結構與訊號的對稱性，能進一步提升 LO 對 RF 的隔離度。此種架構雖然需要付出單端平衡混頻器兩倍的 LO 驅動功率及直流功耗，來維持混頻器的正常操作及轉換增益，但同時也具有較好線性度的優勢。




圖 2-5 電晶體雙端平衡混頻器架構圖

### 2.2.1 被動電阻式環形混頻器(Passive Resistive Ring Mixer)

為了實現寬頻的轉換增益、隔離度以及良好的線性度，選擇雙端平衡式的被動電阻式環形混頻器作為本論文之架構，圖 2-6 為其架構圖。透過 LO 端正負半週訊號分別讓四顆電晶體進行開關切換，利用此特性來進行混頻，將電晶

體 M1~M4 的閘極偏壓在線性區，藉由增加其正半週訊號的導通時間，來提升 LO 驅動功率的轉換效能，使混頻器在較小的 LO 驅動功率下即可運作，此外由於電晶體供應電壓  $V_{DS}=0\text{ V}$ ，因此直流功率消耗為  $0\text{ W}$ 。




圖 2-6 被動電阻式環形混頻器架構圖

### 2.2.2 單邊帶混頻器(Single-Sideband Mixer, SSB Mixer)

經由前面幾節的介紹，可以知道混頻器在輸出端會混出高邊頻帶(HSB)與低邊頻帶(LSB)的訊號，通常只會針對其中一邊的頻帶去做設計，而非設計的頻帶則稱為鏡像訊號。本節將介紹一種只有單邊頻帶輸出，也就是具有抑制鏡像訊號功能之混頻器架構，單邊帶混頻器基本組成為兩顆混頻器以及一些分波器與合成器，圖 2-7 為單邊帶混頻器之架構與工作原理。LO、IF 端輸入訊號透過分波器分成兩個路徑並產生  $90^\circ$  相位差，輸入訊號  $0^\circ$  的混頻器，稱為 I Path 混頻器，而輸入訊號延遲  $90^\circ$  的混頻器，則稱為 Q Path 混頻器。透過兩顆混頻器，分別將這兩個路徑的訊號進行混頻，會得到  $I_{out}$  及  $Q_{out}$  兩種訊號，如式(2-1)所示。可以發現在  $(\omega_{LO}+\omega_{IF})$  這個頻譜上，兩個路徑的輸出訊號具有  $180^\circ$  相位差，經過合成器合併後可以將鏡像訊號消除，因此整體電路架構只剩下單邊頻帶的訊號輸出。

$$I_{out}(t) = \frac{1}{2} \{ \cos(\omega_{LO} + \omega_{IF})t + \cos(\omega_{LO} - \omega_{IF})t \}$$

$$Q_{out}(t) = \frac{1}{2} \{ \cos[(\omega_{LO} + \omega_{IF})t - 180^\circ] + \cos(\omega_{LO} - \omega_{IF})t \} \quad (2-1)$$




圖 2-7 單邊帶混頻器之架構與工作原理

### 2.2.3 同差式發射機(Homodyne Transmitter)

此架構又可稱為直接升頻器(Direct-conversion)或零中頻升頻器(Zero-IF)，透過混頻器直接將基頻電路的調變訊號升頻至射頻頻率，並藉由功率放大器提升輸出訊號的發射功率，其優勢在於調變與升頻皆在同一個電路下進行，因此能有效的減少整體系統的晶片面積，但由於是調變訊號直接輸入混頻器中，容易產生 I/Q mismatch 的問題，以及 LO 與 RF 的頻率相近，所以需要注意 LO leakage、LO pulling 對系統產生的影響，圖 2-8 為同差式發射機的架構圖。




圖 2-8 同差式發射機架構圖

### 2.2.4 外差式發射機(Heterodyne Transmitter)

圖 2-9 為外差式發射機的架構圖，目前 5G 毫米波系統通常會採用此種架構，另外發射端可以改由多次升頻的方式使訊號提升至射頻頻率，也就是超外差式發射機，如圖 2-10 所示，由於整體系統的級數較多，放大增益可調整的範圍較佳，且訊號的涵蓋範圍也較廣，相較於直接升頻器可避免 LO leakage、LO pulling 對系統的問題，但會在 RF 輸出端產生鏡像訊號的問題，因此在 IF 頻率的選擇上有著 Selectivity 與 Sensitivity 之間取捨的問題，以及有較多地方需要設計濾波器，造成晶片面積與成本提高為其缺點。




圖 2-9 外差式發射機架構圖




圖 2-10 超外差式發射機架構圖

## 2.3 混頻器之設計參數

在混頻器的設計中，主要設計參數有轉換增益/損耗(Conversion Gain/Loss)、轉換增益對 LO 驅動功率(Conversion Gain versus LO Power)、鏡像拒斥比(Image Rejection Ratio,IRR)、線性度(Linearity)、隔離度(Isolation)，以下將分別介紹各個參數。

### 2.3.1 轉換增益/損耗(Conversion Gain/Loss)

轉換增益為輸出訊號功率與輸入訊號功率相減，數值為正代表訊號有放大的效果，稱為轉換增益(Conversion Gain)，反之如果輸入到輸出訊號具有損耗，則稱為轉換損耗(Conversion Loss)。式(2-2)為混頻器轉換增益表示式，IF 端為輸入訊號，RF 端為輸出訊號，單位通常以 dB 表示。

$$\text{Conversion Gain (dB)} = \text{RF Power (dBm)} - \text{IF Power (dBm)} \quad (2-2)$$

### 2.3.2 轉換增益對 LO 驅動功率(Conversion Gain vs LO Power)

圖 2-11 為轉換增益對 LO 驅動功率示意圖，當 LO 驅動功率越大時，轉換增益也隨之提高並趨於飽和，透過此圖決定混頻器適合的 LO 驅動功率大小。避免 LO 驅動功率太小時，混頻器未達到最佳的轉換增益，過大時則會產生不必要的功率消耗。




圖 2-11 轉換增益對 LO 驅動功率示意圖

### 2.3.3 鏡像拒斥比(Image Rejection Ratio, IRR)

在前一節有介紹到混頻器會混出高邊頻帶與低邊頻帶的兩個訊號，而透過輸入相位差  $90^\circ$  的兩個訊號，分別至 I Path 混頻器、Q Path 混頻器中，混出同相及相位差  $180^\circ$  的輸出訊號，相加合併後可消除其中一邊的頻帶，取得剩餘所需的頻帶。如圖 2-12 所示，鏡像拒斥比代表兩個訊號之間功率大小的差值，鏡像拒斥比越大表示將鏡像訊號抑制得越好。




圖 2-12 鏡像拒斥比示意圖

實際 I、Q path 上的訊號無法做到理想相同的振幅大小與  $180^\circ$  的相位差，因此將振幅誤差(Amplitude Error)與相位誤差(Phase Error)對鏡像拒斥比的關係以數學式進行描述，結果如式(2-3)所示，其中  $\alpha$  代表振幅誤差(dB)、 $\theta$  代表相

位誤差(degree)，藉由此式可推得當鏡像拒斥比在特定值下，振幅與相位誤差的範圍各別為何。以-40 dBc 為例，在不存在相位誤差的情況下( $\theta = 0$ )，振幅誤差範圍不能超過 0.1 dB；相反地在不存在振幅誤差的情況下( $\alpha = 0$ )，相位誤差範圍需在  $1^\circ$  內。

$$\text{IRR} = -10 \log \frac{[1 + (1 + \alpha)^2 + 2(1 + \alpha)\cos\theta]}{[1 + (1 + \alpha)^2 - 2(1 + \alpha)\cos\theta]} \text{ (dBc)} \quad (2-3)$$

利用此式進行作圖，如圖 2-13 所示，可以幫助判斷當訊號同時存在著振幅與相位誤差時，能否達到系統所要求之鏡像拒斥比。




圖 2-13 I、Q 訊號振幅與相位不平衡與鏡像拒斥比關係圖

### 2.3.4 線性度(Linearity)

當混頻器的 IF 端訊號輸入功率逐漸增加時，會因電晶體的非線性效應開始導致轉換增益下降，為了確定混頻器之線性操作範圍，如圖 2-14 所示。定義轉換增益下降 1 dB 時，稱為 1-dB 增益壓縮點(1-dB gain compression point,  $P_{1dB}$ )，而此點之 IF 端訊號輸入功率(Input Power 1-dB gain compression point,  $IP_{1dB}$ )範圍內為線性區，因此當混頻器的  $IP_{1dB}$  越大，代表此混頻器的線性度越好。




圖 2-14 混頻器 1-dB 增益壓縮點示意圖

### 2.3.5 隔離度(Isolation)

混頻器為一三埠網路，為了避免影響訊號轉換的品質和干擾到其他用戶的頻段，因此埠對埠的隔離度(port to port isolation)要越大越好，由於電路結構之間存在著寄生電容，實際上無法把每個埠之間做到完全的隔離，但還是希望埠與埠之間的隔離度能達到-40 dB 以下。混頻器的隔離度分成 LO 輸入端到 IF 輸入端與 RF 輸出端的隔離度，及 IF 輸入端到 LO 輸入端與 RF 輸出端的隔離度四種，如式(2-4)所示；以 LO 對 RF 的隔離度為例，隔離度為 RF 端與 LO 端各別所測得 LO 訊號功率的比例。

$$\begin{aligned}
 \text{LO to IF Isolation} &= 10 \log \frac{\text{LO Power at IF Port}}{\text{LO Power at LO Port}} \text{ (dB)} \\
 \text{LO to RF Isolation} &= 10 \log \frac{\text{LO Power at RF Port}}{\text{LO Power at LO Port}} \text{ (dB)} \\
 \text{IF to LO Isolation} &= 10 \log \frac{\text{IF Power at LO Port}}{\text{IF Power at IF Port}} \text{ (dB)} \\
 \text{IF to RF Isolation} &= 10 \log \frac{\text{IF Power at RF Port}}{\text{IF Power at IF Port}} \text{ (dB)} \tag{2-4}
 \end{aligned}$$

### 2.3.6 選擇度(Selectivity)與靈敏度(Sensitivity)

對於發射機而言，除了原本基頻電路處理完的調變訊號升頻至射頻頻率外，同時也會將基頻電路所產生的雜訊進行升頻並發射出去，整個系統的輸出端訊雜比也因此變差，所以在基頻電路的輸出訊號進到混頻器前，需要透過通道選擇濾波器先將雜訊進行濾除，以此來改善訊雜比，一般而言頻率越高的濾波器，其頻率響應的鋒利程度越難做好，因此對於通道選擇濾波器而言，Low IF 頻率有助於減小設計難度，稱之為選擇度(Selectivity)。

而發射機的雜訊來源，除了基頻電路所產生的雜訊外，訊號經由升頻器所混頻出的鏡像訊號同樣需要進行消除，因此在升頻器的輸出端需加入鏡像抑制濾波器，避免其經由功率放大器提升功率並透過天線發射，鏡像訊號與主訊之間相差的頻率為兩倍的 IF 頻率，對於同樣的鏡像抑制濾波器而言，High IF 頻率能將鏡像訊號消除得更乾淨，稱之為靈敏度(Sensitivity)

如圖 2-15 所示，Low IF 頻率能使通道選擇濾波器鋒利程度越佳，有效過濾基頻電路的雜訊，但鏡像訊號與主訊之間較近，導致鏡像抑制濾波器消除鏡像訊號的能力較差；反之 High IF 頻率能有助於消除鏡像訊號，但通道選擇濾波器的鋒利程度較差，使得雜訊也隨著混頻器進行升頻，降低了整個系統的訊雜比，因此整個發射機系統 IF 頻率的選擇上，需在選擇度(Selectivity)與靈敏度(Sensitivity)之間取捨。





圖 2-15 選擇度與靈敏度示意圖



## 第三章 28 GHz I/Q 調變器設計

### 3.1 簡介

本章將介紹一個 28 GHz I/Q 調變器，採用兩個被動電阻式環形混頻器組成，IF 端訊號直接生成四相位調變訊號作為兩個混頻器的輸入；LO 端訊號利用耦合器產生  $90^\circ$  的相位差，分別饋入兩個混頻器，定義  $0^\circ$  為 I 訊號、 $90^\circ$  為 Q 訊號，再透過 Marchand Balun 將 I/Q 訊號分成  $0^\circ$ 、 $180^\circ/90^\circ$ 、 $270^\circ$  差動訊號；RF 端訊號最後由 Wilkinson Power Combiner 進行合併，其輸出會提升相位差  $0^\circ$  的高邊頻帶訊號、消除相位差  $180^\circ$  的低邊頻帶訊號，以提升整體系統的靈敏度及線性度。本晶片採用 TSMC 90-nm CMOS RF 製程模擬驗證並實現，電晶體閘極偏壓為 0.35 V，在 LO 驅動功率為 3 dBm、IF 頻率為 0.1 GHz 時，頻帶範圍為 26~38 GHz，增益範圍為  $-9.4 \pm 0.5$  dB，在 RF 頻率為 26.1 GHz 時，有最佳的鏡像抑制  $-48.6$  dBc。整體晶片佈局面積為  $730 \mu\text{m} \times 700 \mu\text{m}$ 。

### 3.2 I/Q 調變器設計

圖 3-1 為 I/Q 調變器電路架構圖，其組成是由兩顆混頻器、將 LO 輸入端訊號產生相位差  $90^\circ$  的耦合器、轉換差動訊號的巴倫器，及合併 RF 輸出端訊號的威爾金森功率合成器所組成，以下將對這些元件進行介紹。




圖 3-1 I/Q 調變器電路架構圖

### 3.2.1 電晶體尺寸與偏壓分析選擇

由於 I/Q 調變器基本組成為兩顆混頻器，因此需先從單顆混頻器開始進行設計，採用被動電阻式環形混頻器作為其架構。以下將介紹混頻器的電晶體尺寸與偏壓分析選擇。如圖 3-2 所示，在選擇電晶體尺寸時，以不加閘極偏壓的情況下，做轉換增益對 LO 驅動功率的特性分析。圖 3-3~圖 3-5 分別為在通道寬度固定為  $2\ \mu\text{m}$ 、 $4\ \mu\text{m}$ 、 $6\ \mu\text{m}$  下，對不同指叉數為 2、4、8、16、32 作圖，其中以通道寬度與指叉數乘積為 16 的尺寸組合有較佳的轉換增益。最後針對在  $2\ \mu\text{m}$ 、 $4\ \mu\text{m}$  下，寬度與指叉數乘積為 16 左右的尺寸分析並作圖，在 LO 驅動功率為 0 dBm 時，轉換增益皆趨於飽和，如圖 3-6 所示。




圖 3-2 不加任何偏壓之環形混頻器架構圖




圖 3-3 固定寬度為 2 μm，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 3-4 固定寬度為 4  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 3-5 固定寬度為 6  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 3-6 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖

分析完電晶體尺寸後，接下來要選擇電晶體閘極偏壓  $V_g$ ，圖 3-7 為混頻器加入偏壓之架構圖。圖 3-8 為不同 LO 驅動功率下轉換增益對  $V_g$  作圖，當  $V_g$  為 0.3 V 或 0.4 V 時，在不同 LO 驅動功率下各有較佳的轉換增益。並如圖 3-9 所示，在不同的電晶體尺寸下，亦是  $V_g$  為 0.3 V 或 0.4 V 時有較佳的轉換增益。考量到製程變異對電晶體導通電壓的影響，因此選擇 0.35 V 作為本次混頻器的設計偏壓。




圖 3-7 混頻器加入偏壓之架構圖




圖 3-8 不同 LO 驅動功率下轉換增益對  $V_g$  作圖




圖 3-9 不同電晶體尺寸下轉換增益對  $V_g$  作圖

在選定混頻器偏壓後，重新對加上偏壓後的電晶體進行不同尺寸下，轉換增益對 LO 驅動功率的特性分析，如圖 3-10~圖 3-12 所示，最終選擇的電晶體尺寸為  $2 \mu\text{m} \times 10$ 。




圖 3-10 固定寬度為 2  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 3-11 固定寬度為 4  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 3-12 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖

將電晶體尺寸、偏壓選定後，會在輸出 RF 端的部分進行匹配，如圖 3-13 所示，透過串聯一個電感，藉此提升轉換增益及獲得平坦的增益頻寬。圖 3-14 為轉換增益對不同電感感值進行模擬，在電感感值為 0.3 nH 時，有最佳的轉換增益，接著在不同電感感值下對 RF 頻寬進行模擬，如圖 3-15 所示，同樣在電感感值為 0.3 nH 時，增益頻寬最接近中心頻帶，因此最後使用 0.3 nH 的電感作為匹配元件。




圖 3-13 混頻器輸出匹配架構圖




圖 3-14 轉換增益對電感感值作圖




圖 3-15 不同電感感值下轉換增益對 RF 頻寬作圖

### 3.2.2 RF 端與 LO 端巴倫器(Balun)

透過巴倫器來轉換 RF 端與 LO 端的差動訊號。此次選擇的架構為 Marchand-type Transformer Balun，Marchand Balun 有較好的頻寬、振幅與相位平衡，且同時可做為 RF 端與 LO 端的匹配網路設計。如圖 3-16 所示，Marchand Balun 為一三端元件，由四條長度都為四分之一波長的傳輸線所組成，訊號由

埠 1 輸入，透過垂直耦合(Broadside Couple)或邊緣耦合(Edge Couple)的方式，耦合至埠 2、埠 3，兩者分別產生 180° 相位差。




圖 3-16 Marchand Balun 基本架構圖

圖 3-17 為 RF 端 Marchand Balun 電磁模擬 3D 圖，其架構採用垂直耦合，使用製程最上面兩層金屬 Metal 9 與 Metal 8 作為訊號線，以減少損耗，圖 3-18 為 RF 端 Marchand Balun 的插入損耗及相位不平衡模擬圖，RF Balun 的頻寬為 20~45 GHz，插入損耗約在 4~8 dB，相位差為 178°~182°，圖 3-19 為 RF Balun 的反射損耗模擬圖。




圖 3-17 RF 端 Marchand Balun 電磁模擬 3D 圖




圖 3-18 RF 端 Marchand Balun : (a) 插入損耗模擬圖 (b) 相位不平衡模擬圖




圖 3-19 RF 端 Marchand Balun 反射損耗模擬圖

圖 3-20 為 LO 端 Marchand Balun 電磁模擬 3D 圖，其架構採用邊緣耦合，使用製程最上層金屬 Metal 9 作為訊號線，以減少損耗，圖 3-21 為 LO 端 Marchand Balun 的插入損耗及相位不平衡模擬圖，LO Balun 的頻寬為 27~49 GHz，插入損耗約在 5~9 dB，相位差為  $178^\circ \sim 182^\circ$ ，圖 3-22 為 LO Balun 的反射損耗模擬圖。




圖 3-20 LO 端 Marchand Balun 電磁模擬 3D 圖




圖 3-21 LO 端 Marchand Balun : (a) 插入損耗模擬圖 (b) 相位不平衡模擬圖




圖 3-22 LO 端 Marchand Balun 反射損耗模擬圖

### 3.2.3 耦合器(Coupler)

由於輸入 LO 端需要產生相位差  $90^\circ$  的訊號，因此需要在 LO 端的部分設計一耦合器。圖 3-23 為耦合器基本架構圖，耦合器為一三端元件，由兩條長度都為四分之一波長的傳輸線所組成，訊號由埠 1 輸入，透過垂直耦合(Broadside Couple)或邊緣耦合(Edge Couple)的方式耦合至埠 2，而埠 3 訊號則是經過四分之一波長的傳輸線，使兩端輸出訊號產生  $90^\circ$  的相位差。

圖 3-24 為 LO 端耦合器電磁模擬 3D 圖，使用製程最上層金屬 Metal 9 與 Metal 8 加上 Metal 7 作為訊號線，以減少損耗，並採用垂直耦合的方式，以減少面積。圖 3-25 為 LO 端耦合器的插入損耗及相位不平衡模擬圖，插入損耗約在 4 dB，相位差為  $84^\circ\sim 88^\circ$ ，圖 3-26 為 Coupler 的反射損耗模擬圖。




圖 3-23 耦合器基本架構圖




圖 3-24 LO 端耦合器電磁模擬 3D 圖




圖 3-25 Coupler : (a) 插入損耗模擬圖 (b) 相位不平衡模擬圖




圖 3-26 Coupler 反射損耗模擬圖

### 3.2.4 匹配網路設計

LO 端四相位訊號由耦合器及 Marchand Balun 產生，其架構如圖 3-27 所示，圖 3-28 為 LO 端四相位輸出 Port 看到 50  $\Omega$  的插入損耗及相位不平衡模擬圖。但實際上 LO 端四相位輸出 Port 會看到的是混頻器中電晶體閘極端阻抗，圖 3-29 為其插入損耗及相位不平衡模擬圖。






圖 3-27 LO 端四相位訊號架構圖



(a)



(b)

圖 3-28 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖

(Port Impedance = 50  $\Omega$ )




圖 3-29 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖

(Port Impedance : Mixer core transistor gate)

Coupler 和 LO Balun 組成的四相位分波器與電晶體閘極之間存在著阻抗不連續，因此為了解決阻抗不連續的問題，在兩者間採用共軛匹配，使 I/Q 調變器能達到較高的轉換增益。如圖 3-30 所示，將從耦合器看進去的阻抗  $Z_1$ ，經過 LO Balun 後看進去的共軛阻抗  $Z_2^*$ ，其匹配方式為從電晶體閘極端看進去的阻抗  $Z$ ，串聯一電感以達成共軛匹配。




圖 3-30 LO 端匹配網路軌跡圖

圖 3-31 為 LO 端四相位訊號包含匹配網路之架構圖，圖 3-32 為 LO 端四相位輸出 Port 看到  $50 \Omega$  的插入損耗及相位不平衡模擬圖。圖 3-33 為 LO 端四相位輸出 Port 看到混頻器電晶體閘極端阻抗的插入損耗及相位不平衡模擬圖。藉

由共軛匹配的方式，可以看見 27~30 GHz 的頻寬中，其相位差為  $89^\circ\sim 91^\circ$ ，在誤差範圍  $1^\circ$  內能有效地消除鏡像訊號，以此達成高鏡像抑制的效果。




圖 3-31 LO 端四相位訊號含匹配網路架構圖






圖 3-32 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖

(Port Impedance = 50  $\Omega$ )



(a)



(b)

圖 3-33 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖

(Port Impedance : Mixer core transistor gate)

### 3.2.5 威爾金森功率合成器(Wilkinson Power Combiner)

威爾金森功率合成器(Wilkinson Power Combiner)又可名為威爾金森功率分配器(Wilkinson Power Divider)，屬於一雙向三端元件，其功用為將輸入埠功率合併或分配至輸出埠。如圖 3-34 所示，威爾金森功率合成器由兩條長度為四分之一波長以及特徵阻抗為  $\sqrt{2} Z_0 \Omega$  線寬的傳輸線與一集總式電阻所組成，特色為輸入埠與輸出埠之間都有隔離訊號的能力。另外為了使三端皆有良好的反射損耗，因此 Port1 線寬選擇 12  $\mu\text{m}$ 、Port2 與 Port3 線寬選擇 6  $\mu\text{m}$ 。




圖 3-34 Wilkinson Power Combiner 基本架構圖

使用於 I/Q 調變器中的為威爾金森功率合成器，訊號由埠 2、埠 3 輸入，埠 1 為功率合成輸出端，圖 3-35 為 RF 端威爾金森功率合成器電磁模擬 3D 圖，其模擬特性如圖 3-36 所示，反射損耗  $< -10 \text{ dB}$ 、插入損耗約為 3.5 dB、隔離度  $< -10 \text{ dB}$ 。




圖 3-35 RF 端 Wilkinson Power Combiner 電磁模擬 3D 圖




圖 3-36 Wilkinson Power Combiner 反射損耗、插入損耗與隔離度模擬圖

### 3.3 I/Q 調變器之模擬結果

本論文之 I/Q 調變器使用 TSMC 90-nm CMOS RF 製程，電晶體尺寸使用  $2\ \mu\text{m} \times 10$ ，電晶體閘極偏壓  $V_g$  為 0.35 V，整體電路架構如圖 3-37 所示。電路特性使用是德科技(Keysight)所提供的 ADS(Advanced Design System)軟體來進行模擬與分析，電路中的被動元件如巴倫器、傳輸線與電容等...，皆使用 Sonnet 之 EM 電磁模擬軟體來進行元件的電磁模擬，再將其模擬結果代入 ADS 來進行電路模擬與分析。以下將模擬結果分為兩部分，分別為單顆混頻器以及 I/Q 調變器之模擬結果。




圖 3-37 I/Q 調變器整體電路架構圖

#### 3.3.1 混頻器模擬結果

圖 3-38 為在不同  $V_g$  下混頻器轉換增益對 LO 驅動功率作圖，LO 驅動功率越大轉換增益也越大，且由圖可知在 LO 驅動功率為 0 dBm 時，轉換增益趨於飽和，而偏壓在 0.35 V 時有最高的轉換增益。此混頻器輸入端 LO 中心頻率為 28 GHz、IF 頻率為 0.1 GHz，輸出端 RF 頻率為 28.1 GHz，其 LO 驅動功率為 0 dBm、IF 輸入功率為 -20 dBm。圖 3-39 為 LO 中心頻率為 28 GHz 時的輸出頻譜圖，在高邊頻帶 28.1 GHz 時功率為 -28.17 dBm、低邊頻帶 27.9 GHz 時功率為

-28.22 dBm，中心頻帶 28 GHz 為 -58.4 dBm，代表 RF 端有混出 27.9 GHz 與 28.1 GHz 的混頻訊號，且訊號隔離度在 -50 dB 以下。




圖 3-38 不同  $V_g$  下混頻器之轉換增益對 LO 驅動功率模擬圖




圖 3-39 混頻器中心頻率 28 GHz 之輸出頻譜模擬圖

圖 3-40 為混頻器 RF 頻寬模擬結果，在 LO 驅動功率為 0 dBm 時，頻帶約為 24~44 GHz，轉換增益為  $-8.67 \pm 0.5$  dB。圖 3-41 為混頻器 IF 頻寬模擬結果，在 LO 驅動功率為 0 dBm 時，轉換增益約為 -8.17 dB。圖 3-42 為  $P_{1dB}$  模擬結果圖，在中心頻率為 28 GHz、LO 驅動功率為 0 dBm 時，1-dB 增益壓縮點之輸出

功率  $OP_{1dB}$  約為  $-9.34$  dBm。圖 3-43、圖 3-44 為混頻器的隔離度模擬，LO 對 IF、LO 對 RF 隔離度皆小於  $-50$  dB，IF 對 LO、IF 對 RF 隔離度皆小於  $-80$  dB，代表此混頻器有不錯的隔離度特性。




圖 3-40 混頻器轉換增益對 RF 頻寬模擬特性圖




圖 3-41 混頻器轉換增益對 IF 頻寬模擬特性圖




圖 3-42 混頻器之  $P_{1dB}$  模擬特性圖




圖 3-43 混頻器之 LO 對 IF 與 RF 隔離度模擬特性圖




圖 3-44 混頻器之 IF 對 LO 與 RF 隔離度模擬特性圖

### 3.3.2 I/Q 調變器模擬結果

圖 3-45 為在不同  $V_g$  下 I/Q 調變器轉換增益對 LO 驅動功率作圖，將混頻器接成具有鏡像抑制效果的架構時，會使用到兩顆混頻器，為了讓每個混頻器維持原本特性，因此 LO 驅動功率需要多 3 dB，且由圖可知在 LO 驅動功率為 3 dBm 時，轉換增益也趨於飽和，而偏壓同樣是在 0.35 V 時有最高的轉換增益。此 I/Q 調變器輸入端 LO 中心頻率為 28 GHz、IF 頻率為 0.1 GHz，輸出端 RF 頻率為 28.1 GHz，其 LO 驅動功率為 3 dBm、IF 輸入功率為 -20 dBm。圖 3-46 為 LO 中心頻率為 28 GHz 時的輸出頻譜圖，在高邊頻帶 28.1 GHz 時功率為 -29.04 dBm、低邊頻帶 27.9 GHz 時功率為 -71.26 dBm，中心頻帶 28 GHz 為 -60.39 dBm，代表 RF 端有混出 28.1 GHz 的混頻訊號並消除 27.9 GHz 的混頻訊號，且訊號隔離度在 -60 dB 以下。




圖 3-45 不同  $V_g$  下 I/Q 調變器之轉換增益對 LO 驅動功率模擬圖




圖 3-46 I/Q 調變器中心頻率 28 GHz 之輸出頻譜模擬圖

圖 3-47 為 I/Q 調變器 RF 頻寬及鏡像拒斥比模擬結果，在 LO 驅動功率為 3 dBm 時，頻帶約為 26~40 GHz，轉換增益為  $-9.26 \pm 0.5$  dB，鏡像拒斥比在 RF 頻率為 28.1 GHz 時為 -42.21 dBc，有效消除低邊頻帶的訊號。圖 3-48 為 I/Q 調變器 IF 頻寬及鏡像拒斥比模擬結果，在 LO 驅動功率為 3 dBm 時，轉換增益約為 -9.04 dB。圖 3-49 為  $P_{1dB}$  模擬結果圖，在中心頻率為 28 GHz、LO 驅動功率為 3 dBm 時，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  約為 -7.27 dBm。圖 3-50、圖

3-51 為 I/Q 調變器的隔離度模擬，LO 對 IF、LO 對 RF 隔離度皆小於 -60 dB，IF 對 LO、IF 對 RF 隔離度皆小於 -80 dB，代表此 I/Q 調變器有不錯的隔離度特性。圖 3-52 為 I/Q 調變器電路佈局圖，整體電路佈局面積為  $730 \mu\text{m} \times 700 \mu\text{m}$ 。




圖 3-47 I/Q 調變器轉換增益及鏡像拒斥比對 RF 頻寬模擬特性圖




圖 3-48 I/Q 調變器轉換增益及鏡像拒斥比對 IF 頻寬模擬特性圖




圖 3-49 I/Q 調變器之  $P_{1dB}$  模擬特性圖




圖 3-50 I/Q 調變器之 LO 對 IF 與 RF 隔離度模擬特性圖




圖 3-51 I/Q 調變器之 IF 對 LO 與 RF 隔離度模擬特性圖




圖 3-52 I/Q 調變器電路佈局圖

### 3.4 I/Q 調變器之量測結果




圖 3-53 I/Q 調變器晶片微影圖

圖 3-53 為 I/Q 調變器晶片微影圖，晶片量測方式採用 on wafer 方式量測，使用規格 G-S-G 及 G-S-S-G 的 RF 探針來量測高頻訊號，直流偏壓由電源供應器透過鏢線的方式供給。圖 3-54 為量測架設圖，LO 端由訊號產生器提供輸入訊號，IF 端由任意波形產生器提供四相位訊號輸入晶片，再透過頻譜分析儀量測輸出 RF 端訊號。




圖 3-54 量測架設圖

圖 3-55 為模擬與量測在不同偏壓下轉換增益對 LO 驅動功率比較圖，量測的特性與模擬相近，在 LO 驅動功率越大時，不同偏壓下的轉換增益皆略小於模擬，模擬的偏壓為 0.35 V，轉換增益在 LO 驅動功率 3 dBm 時為 -9.06 dB，而量測在偏壓為 0.35 V、LO 驅動功率為 3 dBm 時，有最高的轉換增益 -9.2 dB 與模擬相近。

圖 3-56 為模擬與量測 RF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 3 dBm 時，模擬特性結果，頻帶約為 26~40 GHz，轉換增益為  $-9.3 \pm 0.5$  dB，在 RF 頻率為 28.1 GHz 時鏡像拒斥比為 -41.16 dBc；量測特性結果，頻帶約為 26~38 GHz，轉換增益為  $-9.4 \pm 0.5$  dB，在 RF 頻率為 28.1 GHz 時鏡像拒斥比為 -32.6 dBc。

圖 3-57 為模擬與量測 RF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 6 dBm 時，模擬特性結果，頻帶約為 26~42 GHz，轉換增益為  $-8.8 \pm 0.5$  dB，在 RF 頻率為 28.1 GHz 時鏡像拒斥比為 -43.71 dBc；量測特性結果，頻帶約為

26~42 GHz，轉換增益為 $-8.9 \pm 0.5$  dB，在 RF 頻率為 28.1 GHz 時鏡像拒斥比為  $-32.3$  dBc。

圖 3-58 為模擬與量測 RF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 9 dBm 時，模擬特性結果，頻帶約為 26~44 GHz，轉換增益為 $-8.6 \pm 0.5$  dB，在 RF 頻率為 28.1 GHz 時鏡像拒斥比為 $-46.21$  dBc；量測特性結果，頻帶約為 26~42 GHz，轉換增益為 $-8.6 \pm 0.5$  dB，在 RF 頻率為 28.1 GHz 時鏡像拒斥比為  $-29.7$  dBc。

圖 3-59 為模擬與量測 IF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 3 dBm 時，模擬轉換增益為 $-9.06$  dB，量測轉換增益為 $-9.2$  dB。

圖 3-60 為模擬與量測 IF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 6 dBm 時，模擬轉換增益為 $-8.87$  dB，量測轉換增益為 $-8.8$  dB。

圖 3-61 為模擬與量測 IF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 9 dBm 時，模擬轉換增益為 $-8.79$  dB，量測轉換增益為 $-8.6$  dB。

圖 3-62 為模擬與量測  $P_{1dB}$  特性比較圖，在 LO 驅動功率為 3 dBm 時，IF 頻率為 0.1 GHz、RF 頻率為 28.1 GHz，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  模擬與量測分別約為 $-8.01$  dBm 與 $-11.2$  dBm。

圖 3-63 為模擬與量測  $P_{1dB}$  特性比較圖，在 LO 驅動功率為 6 dBm 時，IF 頻率為 0.1 GHz、RF 頻率為 28.1 GHz，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  模擬與量測分別約為 $-6.42$  dBm 與 $-8.9$  dBm。

圖 3-64 為模擬與量測  $P_{1dB}$  特性比較圖，在 LO 驅動功率為 9 dBm 時，IF 頻率為 0.1 GHz、RF 頻率為 28.1 GHz，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  模擬與量測分別約為 $-6.03$  dBm 與 $-7.3$  dBm。

圖 3-65~圖 3-67 為 LO to RF 模擬與量測之隔離度特性比較圖，皆低於 $-40$  dB，代表此晶片有不錯的隔離度。

表 3-1 為 I/Q 調變器模擬與量測特性比較表。




圖 3-55 I/Q 調變器模擬與量測之轉換增益對 LO 驅動功率特性比較圖




圖 3-56 I/Q 調變器模擬與量測之 RF 頻寬特性比較圖(LO Power = 3 dBm)




圖 3-57 I/Q 調變器模擬與量測之 RF 頻寬特性比較圖(LO Power = 6 dBm)




圖 3-58 I/Q 調變器模擬與量測之 RF 頻寬特性比較圖(LO Power = 9 dBm)




圖 3-59 I/Q 調變器模擬與量測之 IF 頻寬特性比較圖(LO Power = 3 dBm)




圖 3-60 I/Q 調變器模擬與量測之 IF 頻寬特性比較圖(LO Power = 6 dBm)




圖 3-61 I/Q 調變器模擬與量測之 IF 頻寬特性比較圖(LO Power = 9 dBm)




圖 3-62 I/Q 調變器模擬與量測之 P<sub>1dB</sub> 特性比較圖(LO Power = 3 dBm)




圖 3-63 I/Q 調變器模擬與量測之  $P_{1dB}$  特性比較圖(LO Power = 6 dBm)




圖 3-64 I/Q 調變器模擬與量測之  $P_{1dB}$  特性比較圖(LO Power = 9 dBm)




圖 3-65 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 3 dBm)




圖 3-66 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 6 dBm)




圖 3-67 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 9 dBm)

表 3-1 I/Q 調變器模擬與量測特性比較表

Parameters		Simulation	Measurement		
Technology		TSMC 90-nm CMOS RF			
Performances	RF Freq. (GHz)	28.1	28.1	28.1	28.1
	IF Freq. (GHz)	0.1	0.1	0.1	0.1
	LO Power (dBm)	3	3	6	9
	Conversion Gain (dB)	-9.06	-9.2	-8.8	-8.6
	IRR (dBc)	< -40 @27-30 GHz	< -30 @25-32 GHz	< -30 @25-31 GHz	< -30 @25-31 GHz
	LO to RF isolation (dB)	>60	>52 @24-30 GHz	>52 @24-30 GHz	>52 @24-30 GHz
	OP <sub>1dB</sub> (dBm)	-8.01	-11.2	-8.9	-7.3

### 3.5 問題與討論

從量測結果當中發現鏡像拒斥比與原先模擬結果並非完全吻合，因此測試了幾種電路產生變異的情形，以下分成三種情況來探討模擬與量測間存在差異的原因。

#### 3.5.1 PDK corner 變異

首先進行 PDK 所提供之電晶體 corner 變異分析，圖 3-68~圖 3-70 為量測與模擬 PDK corner 變異之轉換增益對 LO 驅動功率與 RF、IF 頻寬特性比較圖，在 corner 變異為 FF 的情況下，轉換增益並不受 corner 變異影響且與量測貼近，然而鏡像拒斥比對 RF 頻寬模擬特性趨勢與量測相似，因此可推測電晶體存在製程偏移，導致特性不如預期。




圖 3-68 I/Q 調變器之轉換增益對 LO 驅動功率特性比較圖(corner 變異)




圖 3-69 I/Q 調變器之 RF 頻寬特性比較圖(corner 變異)




圖 3-70 I/Q 調變器之 IF 頻寬特性比較圖(corner 變異)

### 3.5.2 耦合器電阻變異

根據 TSMC 所提供的製程文件，其電阻的製程變異最多可至 $\pm 33\%$ ，由於 LO 端耦合器的隔離埠電阻可能會受到製程變異影響，導致耦合器兩端輸出訊號的相位差不如模擬預期，因此測試了電阻縮小 10%、放大 10% 的情形。圖 3-71~圖 3-73 為量測與模擬電阻製程變異之轉換增益對 LO 驅動功率與 RF、IF

頻寬特性比較圖，可以看到電阻縮小 10% 後鏡像拒斥比與量測相近，代表隔離埠電阻變異可能為特性不如預期原因之一。




圖 3-71 I/Q 調變器之轉換增益對 LO 驅動功率特性比較圖(電阻變異)




圖 3-72 I/Q 調變器之 RF 頻寬特性比較圖(電阻變異)




圖 3-73 I/Q 調變器之 IF 頻寬特性比較圖(電阻變異)

### 3.5.3 電磁模擬變異

由於 Coupler 為一敏感元件，周遭元件的電磁場或金屬相互耦合可能會影響其原先預期的特性，因此將 Coupler 與 LO Balun 合併後進行電磁模擬分析，如圖 3-74 所示，圖 3-75~圖 3-77 為量測與合併模擬後之轉換增益對 LO 驅動功率與 RF、IF 頻寬特性比較圖，可以看到模擬之鏡像拒斥比與量測相近，表示 Coupler 與 LO Balun 之間可能發生金屬之間相互耦合的情形。




圖 3-74 合併 LO 端 Coupler 與 LO Balun 電磁模擬 3D 圖




圖 3-75 I/Q 調變器之轉換增益對 LO 驅動功率特性比較圖(電磁模擬變異)




圖 3-76 I/Q 調變器之 RF 頻寬特性比較圖(電磁模擬變異)




圖 3-77 I/Q 調變器之 IF 頻寬特性比較圖(電磁模擬變異)

為了避免 Coupler 與 LO Balun 之間互相耦合，將其距離加大後雖然可以減少耦合的狀況，但連接兩元件之間的走線加長，整體面積也因此增加，如圖 3-78 所示。將 Coupler 與 LO Balun 拉遠至 40  $\mu\text{m}$  後(相較原先多 30  $\mu\text{m}$ )，可以發現減少互相耦合的情形下，分開與合併的模擬相似，如圖 3-79 所示，因此預期可以利用拉遠距離的方式使得晶片量測結果能更貼近模擬情形。




圖 3-78 合併 LO 端 Coupler 與 LO Balun 電磁模擬 3D 圖(降低耦合量)




圖 3-79 I/Q 調變器之 RF 頻寬特性比較圖(降低耦合量)

### 3.6 總結

本次電路設計實現了一個 28 GHz I/Q 調變器，輸入 I/Q 訊號分別饋入兩個混頻器，透過輸入相位差 90°的訊號，其輸出會濾掉高邊頻帶或低邊頻帶其中一邊的訊號，以提升整體系統的靈敏度及線性度，製程方面使用 TSMC 90-nm CMOS RF 製程，整體晶片面積為 730  $\mu\text{m}$   $\times$  700  $\mu\text{m}$ ，量測之閘極偏壓  $V_g$  為 0.35 V。當 LO 驅動功率為 3 dBm，輸入端 LO 頻率為 28 GHz、IF 頻率為 0.1 GHz，輸出端 RF 頻率為 28.1 GHz，其 IF 端輸入功率為 -11 dBm 時，轉換增益為  $-9.4 \pm 0.5$  dB，頻帶約為 26~38 GHz，鏡像拒斥比在 RF 頻率為 28.1 GHz 時為 -32.6 dBc，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  約為 -11.2 dBm。表 3-2 為本次設計晶片與已發表論文之比較表。

表 3-2 I/Q 調變器與已發表論文之比較表

Ref.	Process	Mixer Topology	RF Freq. (GHz)	Conversion Gain (dB)	LO Power (dBm)	Image Rejection Ratio(dBc)	LO to RF Isolation (dB)	DC Power (mW)	Chip size (mm*mm)
[5] 2012	0.18- $\mu\text{m}$ CMOS	Resistive Mixer	25-52	-16	10	< -10	> 28	0	0.42
[9] 2018	0.13- $\mu\text{m}$ SiGe BiCMOS	Gilbert Cell	42-76	2.4	0	< -40	> 40	31.8	1.91
[10] 2019	45-nm CMOS	Gilbert Cell	24.5-43.5	35.2	N/A	< -30	N/A	60	0.14
[11] 2019	65-nm CMOS	Gilbert Cell	20-25	$3.3 \pm 1.5$	3	< -40	N/A	8	0.5
[12] 2020	65-nm CMOS	Gilbert Cell	67-86	$23 \pm 2$	5	< -40	> 30	164	1.12
<b>This work</b>	90-nm CMOS	Resistive Mixer	26-38	-9.4	3	< -30 (25~32)	> 52 (24~30)	0	0.51

## 第四章 28 GHz 單邊帶混頻器設計

### 4.1 簡介

本章將介紹一個 28 GHz 單邊帶混頻器，採用兩個被動電阻式環形混頻器組成，IF 端訊號經由多相位濾波器生成四相位調變訊號作為兩個混頻器的輸入；LO 端訊號利用耦合器產生  $90^\circ$  的相位差，分別饋入兩個混頻器，定義  $0^\circ$  為 I 訊號、 $90^\circ$  為 Q 訊號，再透過 Marchand Balun 將 I/Q 訊號分成  $0^\circ$ 、 $180^\circ/90^\circ$ 、 $270^\circ$  差動訊號；RF 端訊號最後由 Wilkinson Power Combiner 進行合併，其輸出會提升相位差  $0^\circ$  的高邊頻帶訊號、消除相位差  $180^\circ$  的低邊頻帶訊號，以提升整體系統的靈敏度及線性度。本晶片採用 TSMC 65-nm CMOS RF 製程模擬驗證並實現，電晶體閘極偏壓為 0.35 V，在 LO 驅動功率為 3 dBm、IF 頻率為 3 GHz 時，頻帶範圍為 23~45 GHz，增益範圍為  $-22.5 \pm 0.5$  dB，在 RF 頻率為 27 GHz 時，有最佳的鏡像抑制 -33.2 dBc。整體晶片佈局面積為  $755 \mu\text{m} \times 730 \mu\text{m}$ 。

### 4.2 單邊帶混頻器設計

圖 4-1 為單邊帶混頻器電路架構圖，其組成是由兩顆混頻器、將 LO 輸入端訊號產生相位差  $90^\circ$  的耦合器、將 IF 輸入端訊號分成四相位的多相位濾波器、轉換差動訊號的巴倫器，及合併 RF 輸出端訊號的威爾金森功率合成器所組成，以下將對這些元件進行介紹。




圖 4-1 單邊帶混頻器電路架構圖

#### 4.2.1 電晶體尺寸與偏壓分析選擇

由於單邊帶混頻器基本組成為兩顆混頻器，因此需先從單顆混頻器開始進行設計，採用被動電阻式環形混頻器作為其架構。以下將介紹混頻器的電晶體尺寸與偏壓分析選擇。如圖 4-2 所示，在選擇電晶體尺寸時，以不加閘極偏壓的情況下，做轉換增益對 LO 驅動功率的特性分析。圖 4-3~圖 4-5 分別為在通道寬度固定為  $2\ \mu\text{m}$ 、 $4\ \mu\text{m}$ 、 $6\ \mu\text{m}$  下，對不同指叉數為 2、4、8、16、32 作圖，其中以通道寬度與指叉數乘積為 16 的尺寸組合有較佳的轉換增益。最後針對在  $2\ \mu\text{m}$ 、 $4\ \mu\text{m}$  下，寬度與指叉數乘積為 16 左右的尺寸分析並作圖，在 LO 驅動功率為 0 dBm 時，轉換增益皆趨於飽和，如圖 4-6 所示。




圖 4-2 不加任何偏壓之環形混頻器架構圖




圖 4-3 固定寬度為 2 μm，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 4-4 固定寬度為 4  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 4-5 固定寬度為 6  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 4-6 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖

分析完電晶體尺寸後，接下來要選擇電晶體閘極偏壓  $V_g$ ，圖 4-7 為混頻器加入偏壓之架構圖。圖 4-8 為不同 LO 驅動功率下轉換增益對  $V_g$  作圖，當  $V_g$  為 0.3 V 或 0.4 V 時，在不同 LO 驅動功率下各有較佳的轉換增益。並如圖 4-9 所示，在不同的電晶體尺寸下，亦是  $V_g$  為 0.3 V 或 0.4 V 時有較佳的轉換增益。考量到製程變異對電晶體導通電壓的影響，因此選擇 0.35 V 作為本次混頻器的設計偏壓。




圖 4-7 混頻器加入偏壓之架構圖




圖 4-8 不同 LO 驅動功率下轉換增益對  $V_g$  作圖




圖 4-9 不同電晶體尺寸下轉換增益對  $V_g$  作圖

在選定混頻器偏壓後，重新對加上偏壓後的電晶體進行不同尺寸下，轉換增益對 LO 驅動功率的特性分析，如圖 4-10~圖 4-12 所示，最終選擇的電晶體尺寸為  $4 \mu\text{m} \times 4$ 。




圖 4-10 固定寬度為 2  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 4-11 固定寬度為 4  $\mu\text{m}$ ，不同指叉數下轉換增益對 LO 驅動功率作圖




圖 4-12 不同電晶體尺寸下轉換增益對 LO 驅動功率作圖

將電晶體尺寸、偏壓選定後，會在輸出 RF 端的部分進行匹配，如圖 4-13 所示，透過串聯一個電感，藉此提升轉換增益及獲得平坦的增益頻寬。圖 4-14 為轉換增益對不同電感感值進行模擬，在電感感值為 0.3 nH 時，有最佳的轉換增益，接著在不同電感感值下對 RF 頻寬進行模擬，如圖 4-15 所示，同樣在電感感值為 0.3 nH 時，增益頻寬最接近中心頻帶，因此最後使用 0.3 nH 的電感作為匹配元件。




圖 4-13 混頻器輸出匹配架構圖




圖 4-14 轉換增益對電感感值作圖




圖 4-15 不同電感感值下轉換增益對 RF 頻寬作圖

#### 4.2.2 RF 端與 LO 端巴倫器(Balun)

透過巴倫器來轉換 RF 端與 LO 端的差動訊號。此次選擇的架構為 Marchand-type Transformer Balun，Marchand Balun 有較好的頻寬、振幅與相位平衡，且同時可做為 RF 端與 LO 端的匹配網路設計。如圖 4-16 所示，Marchand Balun 為一三端元件，由四條長度都為四分之一波長的傳輸線所組成，訊號由

埠 1 輸入，透過垂直耦合(Broadside Couple)或邊緣耦合(Edge Couple)的方式，耦合至埠 2、埠 3，兩者分別產生 180° 相位差。




圖 4-16 Marchand Balun 基本架構圖

圖 4-17 為 RF 端 Marchand Balun 電磁模擬 3D 圖，其架構採用垂直耦合，使用製程最上面兩層金屬 Metal 9 與 Metal 8 作為訊號線，以減少損耗，圖 4-18 為 RF 端 Marchand Balun 的插入損耗及相位不平衡模擬圖，RF Balun 的頻寬為 24~54 GHz，插入損耗約在 4~8 dB，相位差為 179°~180°，圖 4-19 為 RF Balun 的反射損耗模擬圖。




圖 4-17 RF 端 Marchand Balun 電磁模擬 3D 圖




圖 4-18 RF 端 Marchand Balun : (a) 插入損耗模擬圖 (b) 相位不平衡模擬圖




圖 4-19 RF 端 Marchand Balun 反射損耗模擬圖

圖 4-20 為 LO 端 Marchand Balun 電磁模擬 3D 圖，其架構採用邊緣耦合，使用製程最上層金屬 Metal 9 作為訊號線，以減少損耗，圖 4-21 為 LO 端 Marchand Balun 的插入損耗及相位不平衡模擬圖，LO Balun 的頻寬為 25~49 GHz，插入損耗約在 5~8 dB，相位差為  $181^\circ \sim 182^\circ$ ，圖 4-22 為 LO Balun 的反射損耗模擬圖。




圖 4-20 LO 端 Marchand Balun 電磁模擬 3D 圖




圖 4-21 LO 端 Marchand Balun : (a) 插入損耗模擬圖 (b) 相位不平衡模擬圖




圖 4-22 LO 端 Marchand Balun 反射損耗模擬圖

### 4.2.3 耦合器(Coupler)

由於輸入 LO 端需要產生相位差  $90^\circ$  的訊號，因此需要在 LO 端的部分設計一耦合器。圖 4-23 為耦合器基本架構圖，耦合器為一三端元件，由兩條長度都為四分之一波長的傳輸線所組成，訊號由埠 1 輸入，透過垂直耦合(Broadside Couple)或邊緣耦合(Edge Couple)的方式耦合至埠 2，而埠 3 訊號則是經過四分之一波長的傳輸線，使兩端輸出訊號產生  $90^\circ$  的相位差。

圖 4-24 為 LO 端耦合器電磁模擬 3D 圖，使用製程最上層金屬 Metal 9 與 Metal 8 加上 Metal 7 作為訊號線，以減少損耗，並採用垂直耦合的方式，以減少面積。圖 4-25 為 LO 端耦合器的插入損耗及相位不平衡模擬圖，插入損耗約在 4 dB，相位差為  $92^\circ \sim 93^\circ$ ，圖 4-26 為 Coupler 的反射損耗模擬圖。




圖 4-23 耦合器基本架構圖




圖 4-24 LO 端耦合器電磁模擬 3D 圖




圖 4-25 Coupler : (a) 插入損耗模擬圖 (b) 相位不平衡模擬圖




圖 4-26 Coupler 反射損耗模擬圖

#### 4.2.4 匹配網路設計

LO 端四相位訊號由耦合器及 Marchand Balun 產生，其架構如圖 4-27 所示，圖 4-28 為 LO 端四相位輸出 Port 看到 50  $\Omega$  的插入損耗及相位不平衡模擬圖。但實際上 LO 端四相位輸出 Port 會看到的是混頻器中電晶體閘極端阻抗，圖 4-29 為其插入損耗及相位不平衡模擬圖。






圖 4-27 LO 端四相位訊號架構圖



(a)



(b)

圖 4-28 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖  
(Port Impedance = 50  $\Omega$ )




圖 4-29 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖  
(Port Impedance : Mixer core transistor gate)

Coupler 和 LO Balun 組成的四相位分波器與電晶體閘極之間存在著阻抗不連續，因此為了解決阻抗不連續的問題，在兩者間採用共軛匹配，使單邊帶混頻器能達到較高的轉換增益。如圖 4-30 所示，將從電晶體閘極端看進去的阻抗  $Z$ ，經過 LO Balun 後看進去的阻抗  $Z_2$ ，其匹配方式為從 Coupler 看進去的阻抗  $Z_1$ ，並聯一電容以達成共軛匹配。




圖 4-30 LO 端匹配網路軌跡圖

圖 4-31 為 LO 端四相位訊號包含匹配網路之架構圖，圖 4-32 為 LO 端四相位輸出 Port 看到 50  $\Omega$  的插入損耗及相位不平衡模擬圖。圖 4-33 為 LO 端四相

位輸出 Port 看到混頻器電晶體間極端阻抗的插入損耗及相位不平衡模擬圖。藉由共軛匹配的方式，可以看見 23~26 GHz 的頻寬中，其相位差為  $89^\circ\sim 91^\circ$ ，在誤差範圍  $1^\circ$  內能有效地消除鏡像訊號，以此達成高鏡像抑制的效果。






圖 4-31 LO 端四相位訊號含匹配網路架構圖




(a)




(b)

圖 4-32 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖

(Port Impedance = 50  $\Omega$ )



(a)



(b)

圖 4-33 LO 端四相位訊號：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖

(Port Impedance : Mixer core transistor gate)

#### 4.2.5 威爾金森功率合成器(Wilkinson Power Combiner)

威爾金森功率合成器(Wilkinson Power Combiner)又可名為威爾金森功率分配器(Wilkinson Power Divider)，屬於一雙向三端元件，其功用為將輸入埠功率合併或分配至輸出埠。如圖 4-34 所示，威爾金森功率合成器由兩條長度為四分之一波長以及特徵阻抗為  $\sqrt{2} Z_0 \Omega$  線寬的傳輸線與一集總式電阻所組成，特色為輸入埠與輸出埠之間都有隔離訊號的能力。另外為了使三端皆有良好的反射損耗，因此 Port1 線寬選擇 12  $\mu\text{m}$ 、Port2 與 Port3 線寬選擇 6  $\mu\text{m}$ 。




圖 4-34 Wilkinson Power Combiner 基本架構圖

使用於單邊帶混頻器中的為威爾金森功率合成器，訊號由埠 2、埠 3 輸入，埠 1 為功率合成輸出端，圖 4-35 為 RF 端威爾金森功率合成器電磁模擬 3D 圖，其模擬特性如圖 4-36 所示，反射損耗  $< -10 \text{ dB}$ 、插入損耗約為 3.8 dB、隔離度  $< -10 \text{ dB}$ 。




圖 4-35 RF 端 Wilkinson Power Combiner 電磁模擬 3D 圖




圖 4-36 Wilkinson Power Combiner 反射損耗、插入損耗與隔離度模擬圖

#### 4.2.6 多相位濾波器(Poly Phase Filter)

IF 端訊號是透過多相位濾波器利用 RC 網路，來產生四個相位的正交訊號。如圖 4-37 所示，訊號分別經過低通濾波器及高通濾波器後，兩者的輸出訊號會相差  $90^\circ$ ，並在所設計的截止頻率上會有相同大小的振幅；再將 RC 網路接成環形並輸入差動訊號就可產生四相位的正交訊號，分別為  $I^+$ 、 $I^-$ 、 $Q^+$ 、 $Q^-$ ，如圖 4-38 所示。




圖 4-37 RC-CR 網路圖




圖 4-38 一階 Poly Phase Filter 架構圖

多相位濾波器階數越多頻寬特性越好，但因為是電阻網路，隨著階數越多損耗也就越大，所以階數的選擇多寡需在頻寬以及損耗之間作取捨，圖 4-39 為二階多相位濾波器架構圖，圖 4-40、圖 4-41 分別為一階與二階多相位濾波器的插入損耗及相位不平衡模擬圖。本次設計的混頻器屬於被動式，考慮到訊號損耗的大小以及 IF 頻寬需求為 3~4 GHz 的情況下，最終決定使用二階多相位濾波器來產生 IF 端的四相位訊號。






圖 4-39 二階 Poly Phase Filter 架構圖




(a)




(b)

圖 4-40 一階 Poly Phase Filter：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖



(a)



(b)

圖 4-41 二階 Poly Phase Filter：(a) 插入損耗模擬圖 (b) 相位不平衡模擬圖

決定好多相位濾波器的電容、電阻值與階數後，加入實際電路走線並進行電磁模擬分析，圖 4-42 為二階 Poly Phase Filter 電磁模擬 3D 圖，圖 4-43 為 IF 端多相位濾波器的插入損耗及相位不平衡電磁模擬圖，IF 端多相位濾波器的頻寬為 3~4 GHz，插入損耗約在 14.8 dB，相位差為 89°~91°，在誤差範圍 1°內能有效地消除鏡像訊號，以此達成高鏡像抑制的效果，圖 4-44 為多相位濾波器的反射損耗電磁模擬圖。






圖 4-42 二階 Poly Phase Filter 電磁模擬 3D 圖



(a)



(b)

圖 4-43 Poly Phase Filter : (a) 插入損耗電磁模擬圖 (b) 相位不平衡電磁模擬圖




圖 4-44 Poly Phase Filter 反射損耗電磁模擬圖



### 4.3 單邊帶混頻器之模擬結果

本論文之單邊帶混頻器使用 TSMC 65-nm CMOS RF 製程，電晶體尺寸使用  $4\ \mu\text{m} \times 4$ ，電晶體閘極偏壓  $V_g$  為 0.35 V，整體電路架構如圖 4-45 所示。電路特性使用是德科技(Keysight)所提供的 ADS(Advanced Design System)軟體來進行模擬與分析，電路中的被動元件如巴倫器、傳輸線與電容等…，皆使用 Sonnet 之 EM 電磁模擬軟體來進行元件的電磁模擬，再將其模擬結果代入 ADS 來進行電路模擬與分析。以下將模擬結果分為兩部分，分別為單顆混頻器以及單邊帶混頻器之模擬結果。




圖 4-45 單邊帶混頻器整體電路架構圖

#### 4.3.1 混頻器模擬結果

圖 4-46 為在不同  $V_g$  下混頻器轉換增益對 LO 驅動功率作圖，LO 驅動功率越大轉換增益也越大，且由圖可知在 LO 驅動功率為 0 dBm 時，轉換增益趨於飽和，而偏壓在 0.35 V 時有最高的轉換增益。此混頻器輸入端 LO 中心頻率為 25 GHz、IF 頻率為 3 GHz，輸出端 RF 頻率為 28 GHz，其 LO 驅動功率為 0 dBm、IF 輸入功率為 -20 dBm。圖 4-47 為 LO 中心頻率為 25 GHz 時的輸出頻譜圖，在高邊頻帶 28 GHz 時功率為 -28.71 dBm、低邊頻帶 22 GHz 時功率為 -29.69 dBm，

中心頻帶 25 GHz 為 -73.17 dBm，代表 RF 端有混出 22 GHz 與 28 GHz 的混頻訊號，且訊號隔離度在 -70 dB 以下。




圖 4-46 不同  $V_g$  下混頻器之轉換增益對 LO 驅動功率模擬圖




圖 4-47 混頻器中心頻率 25 GHz 之輸出頻譜模擬圖

圖 4-48 為混頻器 RF 頻寬模擬結果，在 LO 驅動功率為 0 dBm 時，頻帶約為 25~44 GHz，轉換增益為  $-8.94 \pm 0.5$  dB。圖 4-49 為混頻器 IF 頻寬模擬結果，在 LO 驅動功率為 0 dBm 時，轉換增益約為 -8.65 dB。圖 4-50 為  $P_{1dB}$  模擬結果圖，在中心頻率為 25 GHz、LO 驅動功率為 0 dBm 時，1-dB 增益壓縮點之輸出

功率  $OP_{1dB}$  約為  $-13.87$  dBm。圖 4-51、圖 4-52 為混頻器的隔離度模擬，LO 對 IF、LO 對 RF 隔離度皆小於  $-60$  dB，IF 對 LO、IF 對 RF 隔離度皆小於  $-80$  dB，代表此混頻器有不錯的隔離度特性。




圖 4-48 混頻器轉換增益對 RF 頻寬模擬特性圖




圖 4-49 混頻器轉換增益對 IF 頻寬模擬特性圖




圖 4-50 混頻器之  $P_{1dB}$  模擬特性圖




圖 4-51 混頻器之 LO 對 IF 與 RF 隔離度模擬特性圖




圖 4-52 混頻器之 IF 對 LO 與 RF 隔離度模擬特性圖

### 4.3.2 單邊帶混頻器模擬結果

圖 4-53 為在不同  $V_g$  下單邊帶混頻器轉換增益對 LO 驅動功率作圖，將混頻器接成具有鏡像抑制效果的架構時，會使用到兩顆混頻器，為了讓每個混頻器維持原本特性，因此 LO 驅動功率需要多 3 dB，且由圖可知在 LO 驅動功率為 3 dBm 時，轉換增益也趨於飽和，而偏壓同樣是在 0.35 V 時有最高的轉換增益。此單邊帶混頻器輸入端 LO 中心頻率為 25 GHz、IF 頻率為 3 GHz，輸出端 RF 頻率為 28 GHz，其 LO 驅動功率為 3 dBm、IF 輸入功率為 -20 dBm。圖 4-54 為 LO 中心頻率為 25 GHz 時的輸出頻譜圖，在高邊頻帶 28 GHz 時功率為 -38.92 dBm、低邊頻帶 22 GHz 時功率為 -77.87 dBm，中心頻帶 25 GHz 為 -75.76 dBm，代表 RF 端有混出 28 GHz 的混頻訊號並消除 22 GHz 的混頻訊號，且訊號隔離度在 -70 dB 以下。




圖 4-53 不同  $V_g$  下單邊帶混頻器之轉換增益對 LO 驅動功率模擬圖




圖 4-54 單邊帶混頻器中心頻率 25 GHz 之輸出頻譜模擬圖

圖 4-55 為單邊帶混頻器 RF 頻寬及鏡像拒斥比模擬結果，在 LO 驅動功率為 3 dBm 時，頻帶約為 25~44 GHz，轉換增益為  $-19.22 \pm 0.5$  dB，鏡像拒斥比在 RF 頻率為 28 GHz 時為 -38.95 dBc，有效消除低邊頻帶的訊號。圖 4-56 為單邊帶混頻器 IF 頻寬及鏡像拒斥比模擬結果，在 LO 驅動功率為 3 dBm 時，轉換增益約為 -18.75 dB。圖 4-57 為  $P_{1dB}$  模擬結果圖，在中心頻率為 25 GHz、LO 驅動功率為 3 dBm 時，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  約為 -15.63 dBm。圖 4-58、

圖4-59為單邊帶混頻器的隔離度模擬，LO對IF、LO對RF隔離度皆小於-60 dB，IF對LO、IF對RF隔離度皆小於-80 dB，代表此單邊帶混頻器有不錯的隔離度特性。圖4-60為單邊帶混頻器電路佈局圖，整體電路佈局面積為755  $\mu\text{m}$   $\times$  730  $\mu\text{m}$ 。除此之外在圖4-55、圖4-56中，當IF端PPF模擬頻率至15 GHz時，其轉換增益與模擬頻率至60 GHz時並無太大差異，而RF頻率26~30 GHz、IF頻率3~4 GHz其鏡像拒斥比皆達到-40 dBc以下。




圖 4-55 單邊帶混頻器轉換增益及鏡像拒斥比對 RF 頻寬模擬特性圖




圖 4-56 單邊帶混頻器轉換增益及鏡像拒斥比對 IF 頻寬模擬特性圖




圖 4-57 單邊帶混頻器之  $P_{1dB}$  模擬特性圖




圖 4-58 單邊帶混頻器之 LO 對 IF 與 RF 隔離度模擬特性圖




圖 4-59 單邊帶混頻器之 IF 對 LO 與 RF 隔離度模擬特性圖




圖 4-60 單邊帶混頻器電路佈局圖

#### 4.4 單邊帶混頻器之量測結果




圖 4-61 單邊帶混頻器晶片微影圖

圖 4-61 為單邊帶混頻器晶片微影圖，晶片量測方式採用 on wafer 方式量測，使用規格 G-S-G 及 G-S-S-G 的 RF 探針來量測高頻訊號，直流偏壓由電源供應器透過 3-pin 直流探針供給。圖 4-62 為量測架設圖，LO 端由訊號產生器提供輸入訊號，IF 端由訊號產生器提供訊號，再經過一個外接 Balun，產生差動訊號輸入晶片，再透過頻譜分析儀量測輸出 RF 端訊號。




圖 4-62 量測架設圖

圖 4-63 為模擬與量測在不同偏壓下轉換增益對 LO 驅動功率比較圖，量測的特性與模擬相近，在 LO 驅動功率越大時，不同偏壓下的轉換增益皆略小於模擬，模擬的偏壓為 0.35 V，轉換增益在 LO 驅動功率 3 dBm 時為 -19.08 dB，而量測在偏壓為 0.35 V、LO 驅動功率為 3 dBm 時，有最高的轉換增益 -22.39 dB 與模擬相近。

圖 4-64 為模擬與量測 RF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 3 dBm 時，模擬特性結果，頻帶約為 25~44 GHz，轉換增益為  $-19.2 \pm 0.5$  dB，在 RF 頻率為 28 GHz 時鏡像拒斥比為 -45.01 dBc；量測特性結果，頻帶約為 23~45 GHz，轉換增益為  $-22.5 \pm 0.5$  dB，在 RF 頻率為 28 GHz 時鏡像拒斥比為 -30.17 dBc。

圖 4-65 為模擬與量測 RF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 6 dBm 時，模擬特性結果，頻帶約為 25~45 GHz，轉換增益為  $-18.6 \pm 0.5$  dB，在 RF 頻率為 28 GHz 時鏡像拒斥比為 -45.29 dBc；量測特性結果，頻帶約為 26~43

GHz，轉換增益為 $-20.5 \pm 0.5$  dB，在 RF 頻率為 28 GHz 時鏡像拒斥比為 $-31.09$  dBc。

圖 4-66 為模擬與量測 RF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 9 dBm 時，模擬特性結果，頻帶約為 26~44 GHz，轉換增益為 $-17.7 \pm 0.5$  dB，在 RF 頻率為 28 GHz 時鏡像拒斥比為 $-45.39$  dBc；量測特性結果，頻帶約為 26~44 GHz，轉換增益為 $-19.9 \pm 0.5$  dB，在 RF 頻率為 28 GHz 時鏡像拒斥比為 $-31.56$  dBc。

圖 4-67 為模擬與量測 IF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 3 dBm 時，模擬轉換增益為 $-19.08$  dB，量測轉換增益為 $-23.36$  dB。

圖 4-68 為模擬與量測 IF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 6 dBm 時，模擬轉換增益為 $-18.26$  dB，量測轉換增益為 $-22.14$  dB。

圖 4-69 為模擬與量測 IF 頻寬及鏡像拒斥比特性比較圖，在 LO 驅動功率為 9 dBm 時，模擬轉換增益為 $-17.79$  dB，量測轉換增益為 $-21.39$  dB。

圖 4-70 為模擬與量測  $P_{1dB}$  特性比較圖，在 LO 驅動功率為 3 dBm 時，IF 頻率為 3 GHz、RF 頻率為 28 GHz，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  模擬與量測分別約為 $-15.63$  dBm 與 $-18.61$  dBm。

圖 4-71 為模擬與量測  $P_{1dB}$  特性比較圖，在 LO 驅動功率為 6 dBm 時，IF 頻率為 3 GHz、RF 頻率為 28 GHz，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  模擬與量測分別約為 $-11.93$  dBm 與 $-14.55$  dBm。

圖 4-72 為模擬與量測  $P_{1dB}$  特性比較圖，在 LO 驅動功率為 9 dBm 時，IF 頻率為 3 GHz、RF 頻率為 28 GHz，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  模擬與量測分別約為 $-7.67$  dBm 與 $-10.82$  dBm。

圖 4-73~圖 4-75 為 LO to RF 模擬與量測之隔離度特性比較圖，皆低於 $-40$  dB，代表此晶片有不錯的隔離度。

表 4-1 為單邊帶混頻器模擬與量測特性比較表。




圖 4-63 單邊帶混頻器模擬與量測之轉換增益對 LO 驅動功率特性比較圖




圖 4-64 單邊帶混頻器模擬與量測之 RF 頻寬特性比較圖(LO Power = 3 dBm)




圖 4-65 單邊帶混頻器模擬與量測之 RF 頻寬特性比較圖(LO Power = 6 dBm)




圖 4-66 單邊帶混頻器模擬與量測之 RF 頻寬特性比較圖(LO Power = 9 dBm)




圖 4-67 單邊帶混頻器模擬與量測之 IF 頻寬特性比較圖(LO Power = 3 dBm)




圖 4-68 單邊帶混頻器模擬與量測之 IF 頻寬特性比較圖(LO Power = 6 dBm)




圖 4-69 單邊帶混頻器模擬與量測之 IF 頻寬特性比較圖(LO Power = 9 dBm)




圖 4-70 單邊帶混頻器模擬與量測之  $P_{1dB}$  特性比較圖(LO Power = 3 dBm)




圖 4-71 單邊帶混頻器模擬與量測之  $P_{1dB}$  特性比較圖(LO Power = 6 dBm)




圖 4-72 單邊帶混頻器模擬與量測之  $P_{1dB}$  特性比較圖(LO Power = 9 dBm)




圖 4-73 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 3 dBm)




圖 4-74 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 6 dBm)




圖 4-75 LO to RF 模擬與量測之隔離度特性比較圖(LO Power = 9 dBm)

表 4-1 單邊帶混頻器模擬與量測特性比較表

Parameters		Simulation	Measurement		
Technology		TSMC 65-nm CMOS RF			
Performances	RF Freq. (GHz)	28	28	28	28
	IF Freq. (GHz)	3	3	3	3
	LO Power (dBm)	3	3	6	9
	Conversion Gain (dB)	-19.09	-22.34	-21.09	-20.34
	IRR (dBc)	< -40 @26-30 GHz	< -30 @23-28 GHz	< -30 @22-29 GHz	< -30 @21-30 GHz
	LO to RF isolation (dB)	>60	>50 @24-30 GHz	>50 @24-30 GHz	>50 @24-30 GHz
	OP <sub>1dB</sub> (dBm)	-15.63	-18.61	-14.55	-10.82

## 4.5 問題與討論

從量測結果當中發現鏡像拒斥比與原先模擬結果並非完全吻合，因此測試了幾種電路產生變異的情形，並各別針對 LO 端與 IF 端四相位不平衡情況來探討模擬與量測間存在差異的原因。

### 4.5.1 PDK corner 變異

首先進行 PDK 所提供之電晶體 corner 變異分析，圖 4-76~圖 4-78 為量測與模擬 PDK corner 變異之轉換增益對 LO 驅動功率與 RF、IF 頻寬特性比較圖，在 corner 變異的情況下，對轉換增益與鏡像拒斥比皆有影響，因此可推測電晶體存在製程偏移，導致特性不如預期的原因之一。




圖 4-76 單邊帶混頻器之轉換增益對 LO 驅動功率特性比較圖(corner 變異)




圖 4-77 單邊帶混頻器之 RF 頻寬特性比較圖(corner 變異)




圖 4-78 單邊帶混頻器之 IF 頻寬特性比較圖(corner 變異)

#### 4.5.2 匹配電容變異

由於 LO 端耦合器的匹配電容可能會受到製程變異影響，導致耦合器兩端輸出訊號的相位差不如模擬預期，因此測試了匹配電容縮小 10 %、放大 10 % 的情形，圖 4-79~圖 4-81 為量測與模擬匹配電容變異之轉換增益對 LO 驅動功率與 RF、IF 頻寬特性比較圖，在匹配電容增加 10 % 的情況下，鏡像拒斥比對

RF 頻寬模擬特性趨勢與量測相似，因此可推測匹配電容存在製程偏移，導致特性不如預期。




圖 4-79 單邊帶混頻器之轉換增益對 LO 驅動功率特性比較圖(電容變異)




圖 4-80 單邊帶混頻器之 RF 頻寬特性比較圖(電容變異)




圖 4-81 單邊帶混頻器之 IF 頻寬特性比較圖(電容變異)

### 4.5.3 多相位濾波器電阻電容變異

由於 IF 端是使用 RC 網路的多相位濾波器來產生四相位訊號，會受到製程變異較大的影響，因此測試模擬電阻縮小 10%後(原始電阻阻值為 166 ohm、電容容值為 0.3 pf，電阻阻值縮小後為 149 ohm)，對 RF、IF 頻寬的影響情形，避免晶片下線後，量測特性頻飄的情形發生，圖 4-82、圖 4-83 為模擬 RC 製程變異前後之 RF、IF 頻寬特性圖。




圖 4-82 單邊帶混頻器之 RF 頻寬特性比較圖(PPF 電阻變異)




圖 4-83 單邊帶混頻器之 IF 頻寬特性比較圖(PPF 電阻變異)

#### 4.5.4 LO 端振幅與相位不平衡對鏡像抑制的影響

單邊帶混頻器鏡像抑制的效果優劣主要受到 LO 端及 IF 端振幅與相位不平衡的影響，本節探討在 LO 端振幅與相位不平衡與鏡像拒斥比之間的關係，因此將 IF 端多相位濾波器替換回理想四相位分波器，確保 IF 端訊號不存在振幅與相位不平衡的情形，代表此時鏡像拒斥比主要受到 LO 端振幅與相位不平衡影響。

造成 LO 端振幅與相位不平衡的主因為耦合器，首先將 LO 端替換回理想 90°分波器，此時 LO 端訊號不存在振幅與相位不平衡的情形，如圖 4-84、圖 4-85 所示，RF 與 IF 頻寬特性皆達到 -70 dBc 左右良好的鏡像拒斥比。




圖 4-84 單邊帶混頻器之 RF 頻寬特性比較圖(理想 90°分波器)




圖 4-85 單邊帶混頻器之 IF 頻寬特性比較圖(理想 90°分波器)

接著將理想 90°分波器替換為電磁模擬後的 Coupler，且與 balun 間不做任何阻抗匹配，IF 端維持理想四相位分波器，由於實際 Coupler 存在著振幅與相位不平衡，除了使 RF 頻寬的鏡像拒斥比變差之外，並形成了一個頻寬範圍，如圖 4-86 所示，而 IF 頻寬受到 LO 端振幅與相位不平衡的影響，使得鏡像拒斥比同樣變差，但由於 IF 端訊號並無振幅與相位不平衡，因而鏡像拒斥比皆維持在-35 dBc 左右，而不會形成一頻寬範圍，如圖 4-87 所示。




圖 4-86 單邊帶混頻器之 RF 頻寬特性比較圖(Coupler)




圖 4-87 單邊帶混頻器之 IF 頻寬特性比較圖(Coupler)

由於實際 Coupler 存在振幅與相位不平衡，透過添加匹配網路的方式，使得在本次電路設計的頻段範圍內，能有較小的振幅與相位不平衡，因此在 25~30 GHz 間 RF 頻寬的鏡像拒斥比皆達到 -40 dBc 左右，如圖 4-88 所示，同樣地，在 LO 端振幅與相位不平衡獲得改善、IF 端不存在振幅與相位不平衡的情況下，IF 頻寬的鏡像拒斥比皆維持在 -40 dBc 以下，如圖 4-89 所示。




圖 4-88 單邊帶混頻器之 RF 頻寬特性比較圖(Coupler with match)




圖 4-89 單邊帶混頻器之 IF 頻寬特性比較圖(Coupler with match)

#### 4.5.5 IF 端振幅與相位不平衡對鏡像抑制的影響

本節探討在 IF 端振幅與相位不平衡與鏡像拒斥比之間的關係，LO 端則延續採用在上一節提出的 Coupler 加上匹配網路。如圖 4-90、圖 4-91 所示，在 IF 端訊號使用理想四相位的情況下，RF 頻寬 25~30 GHz 的範圍內皆有 -40 dBc 左右良好的鏡像拒斥比，而 IF 頻寬的鏡像拒斥比皆維持在 -40 dBc 以下。




圖 4-90 單邊帶混頻器之 RF 頻寬特性比較圖(理想四相位)




圖 4-91 單邊帶混頻器之 IF 頻寬特性比較圖(理想四相位)

首先將 IF 端理想四相位分波器替換為 R、C model 組成的一階 Poly Phase Filter，如圖 4-92、圖 4-93 所示，由於一階 PPF 存在振幅與相位不平衡，導致 IF 頻寬的鏡像拒斥比變差之外，並形成了一個頻寬範圍，也因此使 RF 頻寬的鏡像拒斥比變得較差。




圖 4-92 單邊帶混頻器之 RF 頻寬特性比較圖(一階 PPF)




圖 4-93 單邊帶混頻器之 IF 頻寬特性比較圖(一階 PPF)

由於 IF 頻寬的鏡像拒斥比主要受到 IF 端多相位濾波器的振幅與相位不平衡影響，因此使用二階 PPF 減少振幅與相位不平衡的情形，來達成較佳的鏡像拒斥比並獲得一個頻寬範圍，如圖 4-95 所示。雖然 IF 頻率在 3 GHz 時，二階 PPF 有不錯的振幅與相位不平衡，但仍存在些微振幅與相位不平衡的情形，因此 RF 頻寬的鏡像拒斥比還是有變差的情形，但在 RF 頻率 25~30 GHz 時的鏡像拒斥比，仍能維持在 -40 dBc 左右，如圖 4-94 所示。




圖 4-94 單邊帶混頻器之 RF 頻寬特性比較圖(二階 PPF)




圖 4-95 單邊帶混頻器之 IF 頻寬特性比較圖(二階 PPF)

最後將 R、C model 之二階 PPF 替換為電磁模擬 PPF，由於 RC 網路之間的連接走線同樣會影響到 IF 端訊號的振幅與相位不平衡，將其影響帶入電路進行模擬後，最終 RF 頻寬的鏡像拒斥比在 25~30 GHz 及 IF 頻寬的鏡性拒斥比在 3~4 GHz 時，皆達到 -40 dBc 左右，如圖 4-96、圖 4-97 所示。




圖 4-96 單邊帶混頻器之 RF 頻寬特性比較圖(電磁模擬 PPF)




圖 4-97 單邊帶混頻器之 IF 頻寬特性比較圖(電磁模擬 PPF)

#### 4.5.6 振幅與相位不平衡與鏡像拒斥比量測結果

由前面兩個小節得知，RF 頻寬之鏡像拒斥比的頻寬範圍主要與 LO 端振幅與相位不平衡的影響有關，而 IF 頻寬之鏡像拒斥比的頻寬範圍主要與 IF 端振幅與相位不平衡的影響有關。本次電路的鏡像拒斥比量測結果，在 RF 頻寬發生頻飄的情形，造成 IF 頻寬之鏡像拒斥比的量測結果有變差的情況，但頻率在

3~4 GHz 時的鏡像拒斥比仍為最佳，因此推測本次電路設計之 LO 端 Coupler 與匹配網路，模擬之振幅與相位不平衡並不如預期。



## 4.6 總結

本次電路設計實現了一個 28 GHz 單邊帶混頻器，輸入 I/Q 訊號分別饋入兩個混頻器，透過輸入相位差 90° 的訊號，其輸出會濾掉高邊頻帶或低邊頻帶其中一邊的訊號，以提升整體系統的靈敏度以及線性度，製程方面使用 TSMC 65-nm CMOS RF 製程，整體晶片面積為 755  $\mu\text{m}$   $\times$  730  $\mu\text{m}$ ，量測之閘極偏壓  $V_g$  為 0.35 V。當 LO 驅動功率為 3 dBm，輸入端 LO 頻率為 25 GHz、IF 頻率為 3 GHz，輸出端 RF 頻率為 28 GHz，其 IF 端輸入功率為 0 dBm 時，轉換增益為  $-22.5 \pm 0.5$  dB，頻帶約為 23~45 GHz，鏡像拒斥比在 RF 頻率為 28 GHz 時為 -30.17 dBc，1-dB 增益壓縮點之輸出功率  $OP_{1dB}$  約為 -18.61 dBm。表 4-2 為本次設計晶片與已發表論文之比較表。

表 4-2 單邊帶混頻器與已發表論文之比較表

Ref.	Process	Mixer Topology	RF Freq. (GHz)	Conversion Gain (dB)	LO Power (dBm)	Image Rejection Ratio(dBc)	LO to RF Isolation (dB)	DC Power (mW)	Chip size (mm*mm)
[5] 2012	0.18- $\mu\text{m}$ CMOS	Resistive Mixer	25-52	-16	10	< -10	> 28	0	0.42
[9] 2018	0.13- $\mu\text{m}$ SiGe BiCMOS	Gilbert Cell	42-76	2.4	0	< -40	> 40	31.8	1.91
[10] 2019	45-nm CMOS	Gilbert Cell	24.5-43.5	35.2	N/A	< -30	N/A	60	0.14
[11] 2019	65-nm CMOS	Gilbert Cell	20-25	$3.3 \pm 1.5$	3	< -40	N/A	8	0.5
[12] 2020	65-nm CMOS	Gilbert Cell	67-86	$23 \pm 2$	5	< -40	> 30	164	1.12
<b>This work</b>	65-nm CMOS	Resistive Mixer	23-45	-22.5	3	< -30 (23~28)	> 50 (24~30)	0	0.55

## 第五章 結論

本論文透過 TSMC 90-nm CMOS RF 製程與 TSMC 65-nm CMOS RF 製程設計並實現 28 GHz I/Q 調變器與 28 GHz 單邊帶混頻器，兩個電路皆已完成下線，並進行量測。

第三章為 I/Q 調變器，以單顆混頻器的設計作為基礎，使用被動電阻式環形混頻器架構，能有較好的頻寬特性，且不需要直流功率消耗。以 I/Q 調變訊號的方式饋入兩顆混頻器來消除鏡像訊號，並透過加入匹配來達成寬頻的鏡像拒斥比。由於 IF 頻率操作在 0.1 GHz，可直接將前端電路的基頻訊號提升至射頻訊號後輸出。在實際量測上，本次電路的轉換增益與鏡像拒斥比之特性貼近模擬。RF 頻寬 25~32 GHz 鏡像拒斥比皆低於-30 dBc，且在 RF 頻率為 26.1 GHz 時，有最佳的鏡像抑制-48.6 dBc。

第四章為單邊帶混頻器，以單顆混頻器的設計作為基礎，使用被動電阻式環形混頻器架構，能有較好的頻寬特性，且不需要直流功率消耗。藉由輸入正交訊號，經過 I Path 混頻器、Q Path 混頻器，消除其中一邊頻帶的鏡像訊號，以提高系統靈敏度。由於 IF 頻率操作在 3~4 GHz，因此設計一多相位濾波器 (Poly Phase Filter) 將前端電路的差動訊號輸出轉換成四相位 IF 訊號輸入。在實際量測上，本次電路的轉換增益與鏡像拒斥比之特性不如模擬預期，推測 LO 端匹配電容受到製程變異的影響，導致轉換增益下降以及鏡像拒斥比頻飄的現象。RF 頻寬 23~28 GHz 鏡像拒斥比皆低於-30 dBc，IF 頻寬 3~4 GHz 鏡像拒斥比皆低於-30 dBc。

## 參 考 文 獻

- [1] D. Goovaerts, FCC unanimously opens nearly 11 GHz of spectrum for 5G [Online], Available:<https://www.ecnmag.com/news/2016/07/fcc-unanimously-opens-nearly-11-g-hz-spectrum-5g>, 2016
- [2] J. H. Tsai, and T. W. Huang, “35-65-GHz CMOS Broadband Modulator and Demodulator With Sub-Harmonic Pumping for MMW Wireless Gigabit Applications,” *IEEE Trans. Microw. Theory Tech.*, vol. 55, no. 10, pp. 2075-2085, Oct. 2007.
- [3] H.-Y. Chang, P.-S. Wu, T.-W. Huang, H. Wang, C.-L. Chang, and J.G.J. Chern, “Design and analysis of CMOS broad-band compact highlinearity modulators for gigabit microwave/millimeter-wave applications,” *IEEE Trans. Microw. Theory Tech.*, vol. 54, no. 1, pp. 20-30, Jan. 2006
- [4] J.-H. Tsai, “Design of 1.2-V broadband high data-rate MMW CMOS I/Q modulator and demodulator using modified Gilbertcell mixer,” *IEEE Trans. Microw. Theory Tech.*, vol. 59, no. 5, pp. 1350-1360, May 2011.
- [5] S.-H. Weng, C.-H. Shen, H.-Y. Chang, “A wide modulation bandwidth bidirectional CMOS IQ modulator/demodulator for microwave and millimeter-wave gigabit applications,” in *Proc. 7th EuMIC*, Oct. 2012, pp. 8-11.
- [6] W.-H. Lin, W.-L. Chang, J.-H. Tsai, T.-W. Huang, “A 30–60 GHz CMOS sub-harmonic IQ de/modulator for high data-rate communication system applications,” in *IEEE Radio Wireless Symp. Dig.*, Jan. 2009, pp. 462-465.
- [7] A. P. Freundorfer, K. Hamed, Y. Sun, Y. Antar, P. Frank, and D. Sawatzky, “A direct digital 2 Gb/s modulator/demodulator experiment in GaAs HBT at 30 GHz,” in *Proc. Asia-Pacific Microw. Conf.*, Dec. 2006, pp. 1611–1614.
- [8] H.-Y. Chang, S.-H. Weng, and C.-C. Chiong, “A 30–50 GHz Wide Modulation

- Bandwidth Bidirectional BPSK Demodulator/ Modulator With Low LO Power," *IEEE Microw. Wireless Compon. Lett.*, vol. 19, pp. 332-334, May 2008.
- [9] M. Frounchi, A. Alizadeh, C. T. Coen and J. D. Cressler, "A Low-Loss Broadband Quadrature Signal Generation Network for High Image Rejection at Millimeter-Wave Frequencies," in *IEEE Transactions on Microwave Theory and Techniques*, vol. 66, no. 12, pp. 5336-5346, Dec. 2018
- [10] M. Huang, T. Chi, F. Wang, S. Li, T. Huang and H. Wang, "A 24.5-43.5GHz Compact RX with Calibration-Free 32-56dB Full-Frequency Instantaneously Wideband Image Rejection Supporting Multi-Gb/s 64-QAM/256-QAM for Multi-Band 5G Massive MIMO," 2019 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), Boston, MA, USA, 2019, pp. 275-278
- [11] F. Zhu, K. Wang and K. Wu, "Design Considerations for Image-Rejection Enhancement of Quadrature Mixers," in *IEEE Microwave and Wireless Components Letters*, vol. 29, no. 3, pp. 216-218, March 2019
- [12] W. Lin, J. Tsai, J. Cheng, W. Lin, T. Chiang and T. Huang, "A 67-86 GHz Spectrum-Efficient CMOS Transmitter Supporting 1024-QAM With a Process-Variation-Tolerant Design," in *IEEE Access*, vol. 8, pp. 74458-74471, 2020.
- [13] 黃絹容, *Ka 頻帶升頻混頻器與 I/Q 調變器設計與實現*, 國立臺灣師範大學電機工程學系研究所碩士論文, 2016 年
- [14] 林禎芳, *38 GHz 可變增益放大器與單邊帶混頻器設計*, 國立臺灣師範大學電機工程學系研究所碩士論文, 2019 年
- [15] 童義倫, *38 GHz 鏡像抑制混頻器與可變增益放大器設計*, 國立臺灣師範大學電機工程學系研究所碩士論文, 2020 年
- [16] Cavers, J.K.; Liao, M.W.; , "Adaptive compensation for imbalance and offset losses in direct conversion transceivers," *Vehicular Technology, IEEE Transactions on* , vol.42, no.4, pp.581-588, Nov 1993 doi: 10.1109/25.260752

- [17] C. Chen, J. Lin and H. Wang, "A 38-GHz High-Speed I/Q Modulator Using Weak-Inversion Biasing Modified Gilbert-Cell Mixer," in *IEEE Microwave and Wireless Components Letters*, vol. 28, no. 9, pp. 822-824, Sept. 2018.
- [18] J.-H. Tsai, P.-S. Wu, C.-S. Lin, T.-W. Huang, J. G. J. Chern, W.-C. Huang, and H. Wang, "A 25–75-GHz broadband Gilbert-cell mixer using 90-nm CMOS technology," *IEEE Microw. Wireless Compon. Lett.*, vol. 17, no. 4, pp. 247–249, Apr. 2007.
- [19] F. Zhang, E. Skafidas and W. Shieh, "A 60-GHz double-balanced Gilbert cell down-conversion mixer on 130-nm CMOS", *IEEE RFIC Symp. Dig.*, pp. 141-144, 20 07-Jun.
- [20] C.-S. Lin, P.-S. Wu, H.-Y. Chang and H. Wang, "A 9–50-GHz Gilbert-cell down-conversion mixer in 0.13- CMOS technology ", *IEEE Microw. Wireless Compon. Lett.*, vol. 16, no. 5, pp. 293-295, May 2006.
- [21] C.-C. Kuo, C.-L. Kuo, C.-J. Kuo, S.-A. Maas, and H. Wang, "Novel miniature and broadband millimeter-wave monolithic star mixers," *IEEE Trans. Microw. Theory Tech.*, vol. 56, no. 4, pp. 793–802, Apr. 2008.
- [22] J.-H. Chen, C.-C. Kuo, Y.-M. Hsin, and H. Wang, "A 15–50 GHz broadband resistive FET ring mixer using 0.18- m CMOS technology," in *IEEE MTT-S Int. Microw. Symp. Dig.* 2010, pp. 784-787
- [23] T. Chang and J. Lin, "11 GHz ultra-wideband resistive ring mixer in 0.18- CMOS technology ", *IEEE RFIC Symp. Dig.*, 2006-Jun.
- [24] I. C. H. Lai, and M. Fujishima, "An Integrated 20-26 GHz CMOS Up-Conversion Mixer with Low Power Consumption," *2006 Proceedings of the 32nd European Solid-State Circuits Conference.*, Montreux, Switzerland, Sep. 2006, pp. 400-403.
- [25] C. Huynh, J. Lee, and C. Nguyen, "A K-band SiGe BiCMOS fully integrated up-conversion mixer," *2013 Asia-Pacific Microwave Conference Proceedings (APMC)*, Seoul, South Korea, Nov. 2013, pp. 185-187.
- [26] M. J. Zeng, and R. M. Weng, "A 0.8V 4.3mW sub-harmonic mixer for ultra-wideband

systems,” 2012 IEEE International Symposium on Circuits and Systems., Seoul, Korea, May. 2012, pp. 1927-1930.

[27] H. K. Chiou, S. C. Kuo, and H. Y. Chung, “14-30 GHz low-power sub-harmonic single-balanced gate-pumped mixer with transformer combiner in 0.18  $\mu\text{m}$  CMOS,” in *Electronics Letters.*, vol. 50, no. 16, pp. 1141-1143, Jul. 2014.

[28] C. Chen, J. Lin and H. Wang, "A 38-GHz High-Speed I/Q Modulator Using Weak-Inversion Biasing Modified Gilbert-Cell Mixer," in *IEEE Microwave and Wireless Components Letters*, vol. 28, no. 9, pp. 822-824, Sept. 2018.

[29] J. Hsieh, T. Wang and S. Lu, "A 90-nm CMOS V-Band Low-Power Image-Reject Receiver Front-End With High-Speed Auto-Wake-Up and Gain Controls," in *IEEE Transactions on Microwave Theory and Techniques*, vol. 64, no. 2, pp. 541-549, Feb. 2016.

[30] M. Frounchi, C. Coen, C. D. Cheon, N. Lourenco, W. Williams and J. D. Cressler, "A V-Band SiGe Image-Reject Receiver Front-End for Atmospheric Remote Sensing," 2018 IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS), San Diego, CA, 2018, pp. 223-226.

[31] M. Frounchi, A. Alizadeh, C. T. Coen and J. D. Cressler, "A Low-Loss Broadband Quadrature Signal Generation Network for High Image Rejection at Millimeter-Wave Frequencies," in *IEEE Transactions on Microwave Theory and Techniques*, vol. 66, no. 12, pp. 5336-5346, Dec. 2018

[32] M. Huang, T. Chi, F. Wang, S. Li, T. Huang and H. Wang, "A 24.5-43.5GHz Compact RX with Calibration-Free 32-56dB Full-Frequency Instantaneously Wideband Image Rejection Supporting Multi-Gb/s 64-QAM/256-QAM for Multi-Band 5G Massive MIMO," 2019 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), Boston, MA, USA, 2019, pp. 275-278

[33] F. Zhu, K. Wang and K. Wu, "Design Considerations for Image-Rejection Enhancement of Quadrature Mixers," in *IEEE Microwave and Wireless Components*

Letters, vol. 29, no. 3, pp. 216-218, March 2019

[34] J. Tsai, "Design of 40–108-GHz Low-Power and High-Speed CMOS

Up-/Down-Conversion Ring Mixers for Multistandard MMW Radio Applications," in IEEE

Transactions on Microwave Theory and Techniques, vol. 60, no. 3, pp. 670-678, March

2012.



## 自 傳

我是魏庚生，於民國 104 年進入國立臺灣師範大學電機工程學系就讀，大學專題與工業 4.0 的研究相關，發展一平面五連桿並聯式機器手臂之系統、人機介面與實務應用。大學畢業後升讀本校的研究所，因對第五代行動通訊產生興趣，選擇進入蔡政翰教授的射頻積體電路實驗室，轉而開始投入 RF Circuit Design 並持續對相關領域進行研究。在研究所的這段時間，除了對專業領域上的電路設計有更多的了解，也學習到不少做人處事的態度，相信未來無論是在工作上或者生活上，這幾年的經歷以及所學都能有所幫助。

## 學 術 成 就

1. 實現一 28 GHz I/Q 調變器，使用鏡像抑制架構，達到高鏡像拒斥比。
2. 實現一 28 GHz 單邊帶混頻器，使用鏡像抑制架構，達到高鏡像拒斥比。

